AFE5851是一種模擬前端定位應(yīng)用，在性能和集成程度至關(guān)重要的領(lǐng)域。該設(shè)備包含16個(gè)可變?cè)鲆娣糯笃?/u>（VGA），隨后是一個(gè)八進(jìn)制高速（最高可達(dá)65 MSPS）的模擬轉(zhuǎn)數(shù)字轉(zhuǎn)換器（ADC）。

16個(gè)單端輸入中每個(gè)都有緩沖，最高可接受1VPP輸入擺幅最大，隨后是增益范圍從–5dB到31dB的VGA。VGA增益通過(guò)數(shù)字控制，增益曲線(xiàn)隨時(shí)間的變換可以存儲(chǔ)在內(nèi)存中，并通過(guò)串行接口集成到設(shè)備內(nèi)部。
*附件：afe5851.pdf

每個(gè)通道在VGA和ADC之間還集成了一個(gè)可選的鉗位和抗鋸齒低通濾波器（在7.5、10或14MHz時(shí)具有3dB衰減）。VGA/抗鋸齒濾波器輸出為差分（限制為2 V）PP驅(qū)動(dòng)板載的12位65MSPSADC，該ADC由兩個(gè)VGA共享，以?xún)?yōu)化功耗。每個(gè)VGA輸出在交替時(shí)鐘周期采樣，使有效采樣頻率為輸入時(shí)鐘頻率的一半。如果選擇較低采樣率，ADC還會(huì)降低功耗。

ADC輸出以L(fǎng)VDS串行方式，進(jìn)一步減少了功耗和電路板面積。AFE5851提供64針QFN封裝（9x9毫米） ^2^ ）并且在整個(gè)工業(yè)溫度范圍內(nèi)（–40°C至85°C）內(nèi)都被指定。

特性

• 16個(gè)可變?cè)鲆娣糯笃鳎╒GA）
  • 16個(gè)單端緩沖輸入，電壓為1VPP最大揮桿
  • 5.5nV/√Hz VCA輸入噪聲（31dB增益）。
  • 可變?cè)鲆?–5dB 至 31dB，步進(jìn)為 0.125dB
  • 數(shù)字增益控制
• 3^RD^帶有可編程截止頻率（7.5、10和14MHz）的次序抗鋸齒濾波器。
• 夾 緊
• 模數(shù)轉(zhuǎn)換器（ADC）
  • 八進(jìn)制信道 12 位，65 MSPS
  • 每個(gè)輸入通道最大32.5 MSPS
  • 兩個(gè)VGA輸出交替由每個(gè)ADC采樣
  • 內(nèi)部與外部參考支持
  • 引用無(wú)需外部解耦
  • 串行LVDS輸出
• 1.8伏和3.3伏電源
• 每信道總功率39毫瓦，32.5 MSPS
• 64-QFN封裝（9毫米×9毫米）
• 應(yīng)用
  • 影像學(xué)：超聲、PET
• 相關(guān)設(shè)備
  • AFE5801：八進(jìn)制VGA+ADC，65 MSPS/通道

參數(shù)

一、產(chǎn)品核心概述

AFE5851 是德州儀器推出的高集成度模擬前端（AFE），核心優(yōu)勢(shì)為多通道、低功耗與靈活增益控制。產(chǎn)品集成 16 路可變?cè)鲆娣糯笃鳎╒GA）與 8 路 12 位高速 ADC，單通道最高采樣率 32.5MSPS（ADC 總采樣率 65MSPS），工作溫度范圍 -40°C85°C，采用 64-QFN 封裝（9mm×9mm），模擬供電 3.0V3.6V、數(shù)字供電 1.7V~1.9V，集成三階抗混疊濾波器、時(shí)間增益控制（TGC）、LVDS 串行輸出等功能，專(zhuān)為超聲、PET 等成像應(yīng)用及多通道高速數(shù)據(jù)采集場(chǎng)景設(shè)計(jì)。

二、關(guān)鍵特性與規(guī)格

1. 核心性能參數(shù)

• 分辨率與線(xiàn)性度 ：12 位 ADC 無(wú)丟失碼，通道間增益匹配 ±0.6dB，增益誤差 ±1.8dB（高增益模式）；輸入失調(diào)誤差 ±50LSB（31dB 增益），孔徑抖動(dòng) 450fs rms。
• 動(dòng)態(tài)性能：31dB 增益時(shí)輸入噪聲 5.5nV/√Hz（默認(rèn)模式）、5nV/√Hz（低噪聲模式）；SNR 66dBFS（6dB 增益），SFDR 55dBc，互調(diào)失真（IMD3）-70dBFS，串?dāng)_ 65dB。
• 輸入與增益：16 路單端輸入（最大 1Vpp 擺幅），VGA 增益范圍 -5dB~31.875dB（0.125dB 步進(jìn)）；三階抗混疊濾波器（AAF） cutoff 頻率可選 7.5/10/14MHz，支持輸入鉗位功能。
• 功耗與輸出：?jiǎn)瓮ǖ拦?39mW（32.5MSPS），總功耗 633~831mW；LVDS 串行輸出（12×/10×/16×/14× 序列化速率），數(shù)據(jù)格式支持二進(jìn)制補(bǔ)碼或偏移二進(jìn)制。

2. 核心功能

• 靈活增益控制：支持 TGC 動(dòng)態(tài)增益（非均勻 / 均勻增益模式）與靜態(tài)固定增益，TGC 可存儲(chǔ) 148 個(gè)增益時(shí)序點(diǎn)，支持 0.125dB 精細(xì)步進(jìn)，SYNC 引腳同步多通道增益切換。
• 高集成信號(hào)調(diào)理：每通道集成緩沖器、VGA、三階抗混疊濾波器與鉗位電路，鉗位功能可優(yōu)化過(guò)載恢復(fù)（≤6dB 過(guò)載恢復(fù)時(shí)間 1 個(gè)時(shí)鐘周期）。
• 多模式工作：ADC 采用兩通道共享架構(gòu)（2 個(gè) VGA 交替采樣 1 個(gè) ADC），支持通道獨(dú)立掉電、待機(jī)模式；集成數(shù)字高通濾波器、通道平均（提升 SNR）、偏移校正等數(shù)字功能。
• 低噪聲優(yōu)化：支持低噪聲模式（每通道額外 5mW 功耗），可抑制低頻噪聲，輸入級(jí)共模電壓 1.6V，適配高阻抗傳感器輸入。

三、封裝與引腳

1. 封裝信息

• 64-QFN 封裝：引腳間距 0.5mm，外露熱焊盤(pán)接 AVSS 優(yōu)化散熱；MSL 等級(jí) 3，支持 260°C 回流焊，符合 RoHS 標(biāo)準(zhǔn)，ESD 防護(hù)等級(jí) 2kV（人體模型）。

2. 關(guān)鍵引腳功能

• 電源與地：AVDD3（VGA 供電）、AVDD18（ADC 供電）、DVDD18（LVDS 供電）、AVSS/DVSS（模擬 / 數(shù)字地），需就近并聯(lián) 0.1μF 陶瓷電容去耦。
• 輸入與參考：IN1~IN16（16 路單端模擬輸入）、VCM（共模電壓輸出 / 輸入）、VREF_IN（外部參考輸入）。
• 控制與輸出：CLKINP/CLKINM（差分時(shí)鐘輸入）、D1P/M~D8P/M（8 路 LVDS 數(shù)據(jù)輸出）、FCLKP/M（幀時(shí)鐘）、DCLKP/M（位時(shí)鐘）。
• 配置引腳：RESET（復(fù)位）、SCLK/SDATA/SEN（串行配置接口）、SYNC（TGC 同步）、PDN（全局掉電）。

四、工作模式與核心功能

1. 核心工作模式

• 采樣模式：8 路 ADC 每路交替采樣 2 路 VGA 信號(hào)，輸入時(shí)鐘頻率為單通道采樣率的 2 倍（32.5MSPS 對(duì)應(yīng) 65MHz 時(shí)鐘），ADC latency 11 個(gè)時(shí)鐘周期。
• 增益模式：TGC 非均勻模式（自定義增益時(shí)序曲線(xiàn)）、TGC 均勻模式（固定斜率增益 ramp）、靜態(tài) PGA 模式（固定增益），支持軟件 / 硬件 SYNC 觸發(fā)增益切換。
• 低功耗模式：全局掉電（總功耗 530mW）、通道待機(jī)（快速喚醒，1050μs）、通道獨(dú)立掉電，LVDS 輸出可單獨(dú)關(guān)閉。

2. 關(guān)鍵功能

• 時(shí)間增益控制（TGC）：內(nèi)置 148 個(gè)增益時(shí)序寄存器，支持增益遞增 / 遞減，可設(shè)置起始 / 停止索引、保持時(shí)間與插值模式（0.125dB 步進(jìn)），適配超聲回波信號(hào)衰減補(bǔ)償。
• 信號(hào)調(diào)理優(yōu)化：抗混疊濾波器抑制高頻噪聲，輸入鉗位限制信號(hào)幅度（3dB 超 ADC 滿(mǎn)量程），數(shù)字高通濾波器可移除低頻偏移，通道平均功能提升 SNR。
• 靈活配置：支持串行接口（最高 20MHz 時(shí)鐘）編程增益、濾波器參數(shù)、輸出格式等；寄存器支持讀回驗(yàn)證，提供多種 LVDS 測(cè)試模式（同步、掃頻、自定義圖案）。

五、應(yīng)用場(chǎng)景與設(shè)計(jì)支持

1. 典型應(yīng)用

• 成像系統(tǒng)：超聲診斷、PET 斷層掃描、醫(yī)療成像設(shè)備。
• 工業(yè)與測(cè)試：多通道數(shù)據(jù)采集卡（DAQ）、高速傳感陣列、工業(yè)自動(dòng)化多通道監(jiān)測(cè)。

2. 設(shè)計(jì)資源

• 電源與去耦：模擬與數(shù)字電源獨(dú)立布線(xiàn)，電源引腳就近放置 0.1μF 陶瓷電容；外露熱焊盤(pán)必須接地，優(yōu)化散熱與電磁兼容性。
• 布局要點(diǎn)：輸入走線(xiàn)遠(yuǎn)離數(shù)字信號(hào)線(xiàn)與時(shí)鐘線(xiàn)，LVDS 輸出采用 100Ω 差分端接，所有 LVDS 走線(xiàn)長(zhǎng)度匹配（偏差≤3.81mm）。
• 輸入驅(qū)動(dòng)：輸入信號(hào)需偏置在 1.6V 共模電壓，AC 耦合推薦 10nF 電容（適配 > 1MHz 信號(hào)）；時(shí)鐘支持差分（LVPECL/LVDS）或單端（LVCMOS）輸入，需控制時(shí)鐘抖動(dòng)。
• 參考設(shè)計(jì)：默認(rèn)使用內(nèi)部參考，外部參考模式需通過(guò) VREF_IN 引腳輸入 1.35V~1.45V，多片同步時(shí)推薦外部參考以?xún)?yōu)化增益匹配。

六、可靠性與訂單信息

• 可靠性保障：絕對(duì)最大額定值：AVDD3 3.8V，引腳電壓 -0.3V~AVDD3+0.3V，結(jié)溫 125°C，符合工業(yè)級(jí)可靠性標(biāo)準(zhǔn)。
• 可訂購(gòu)型號(hào)：AFE5851IRGCR（卷盤(pán)裝 2000 片）、AFE5851IRGCT（小卷盤(pán)裝 250 片），引腳鍍層 NIPDAU，MSL 等級(jí) 3（260°C 回流焊，168 小時(shí)防潮）。