91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

?ADS5560/ADS5562 數(shù)據(jù)手冊總結(jié)

科技綠洲 ? 2025-11-25 18:17 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

ADS556x 是一款高性能的 16 位 ADC 系列,采樣率最高可達 80 MSPS。該器件支持第一奈奎斯特區(qū)輸入頻率的極高信噪比。裝置 包含低頻噪聲抑制模式,將噪聲從直流提升至約1 MHz。

除了高性能外,該設(shè)備還具備多項靈活功能,如 輸出接口(雙倍數(shù)據(jù)率 [DDR] LVDS 或并行 CMOS)以及 1 dB 步進的細致增益 直到達到6 dB的最大增益。
*附件:ads5560.pdf

創(chuàng)新技術(shù),如DDR LVDS和不需要的內(nèi)部參考 外部解耦電容已被用來顯著節(jié)省引腳數(shù)量。這 創(chuàng)新帶來了緊湊型的7毫米×7毫米48針VQFN封裝。

該設(shè)備可以置于外部參考模式,VCM引腳表現(xiàn)為 外部參考輸入。對于電力需求高的應(yīng)用,ADS556x設(shè)備提供了 在較低采樣率下實現(xiàn)關(guān)機模式和自動功率縮放。

該裝置的工業(yè)溫度范圍為-40°C至85°C。

特性

  • 16位分辨率
  • 最大采樣率:
    • ADS5562:80 MSPS
    • ADS5560:40 MSPS
  • 全面力量:
    • 865毫瓦,80 MSPS
    • 674毫瓦,40 MSPS
  • 沒有缺失的代碼
  • 高信噪比:84 dBFS(3 MHz 中頻)
  • SFDR:85 dBc(3 MHz 中頻)
  • 低頻噪聲抑制模式
  • 編程細增益,1 dB 步進,直到
    最大增益達到 6 dB
  • 雙數(shù)據(jù)速率(DDR)LVDS和并行
    CMOS輸出選項
  • 內(nèi)部與外部參考支持
  • 3.3伏模擬數(shù)字電源
  • 與ADS5547家族的針對針
  • 48-VQFN封裝(7.00毫米×7.00毫米)

參數(shù)

image.png

方框圖

image.png
?1. 產(chǎn)品概述?
ADS556x系列是德州儀器(TI)生產(chǎn)的高性能16位模數(shù)轉(zhuǎn)換器(ADC),包含兩個型號:

  • ADS5562:最高采樣率80 MSPS
  • ADS5560:最高采樣率40 MSPS

?2. 主要特性?

  • ?分辨率?:16位無失碼
  • ?采樣率?:ADS5562達80 MSPS,ADS5560達40 MSPS
  • ?功耗?:80 MSPS時865 mW,40 MSPS時674 mW
  • ? 信噪比(SNR) ?:84 dBFS(3 MHz中頻)
  • ? 無雜散動態(tài)范圍(SFDR) ?:85 dBc(3 MHz中頻)
  • ?輸出接口?:支持雙倍數(shù)據(jù)率(DDR) LVDS和并行CMOS
  • ?增益調(diào)節(jié)?:可編程精細增益,1-dB步進,最大增益6-dB
  • ?封裝?:48引腳VQFN(7mm×7mm)

?3. 應(yīng)用領(lǐng)域?

?4. 技術(shù)規(guī)格?

  • ?模擬輸入?:差分輸入,電壓范圍3.56 VPP
  • ?電源要求?:3.3V模擬和數(shù)字供電
  • ?工作溫度?:-40°C至85°C
  • ?參考電壓?:支持內(nèi)部和外部參考模式
  • ?低頻率噪聲抑制?:改善DC至約1 MHz的噪聲性能
  • ?時鐘輸入?:支持差分時鐘信號,支持正弦波、LVPECL、LVDS和LVCMOS格式

?5. 功能特點?

  • ?靈活的輸出選項?:DDR LVDS或并行CMOS
  • ?引腳兼容?:與ADS5547系列引腳兼容
  • ?功耗模式?:提供待機模式和時鐘停止模式

?6. 封裝與引腳配置?

  • 采用緊湊型48引腳VQFN封裝
  • 提供詳細的引腳功能說明,支持LVDS和CMOS兩種模式

?7. 編程與控制?

  • ?并行接口控制?:通過DFS、MODE、SEN、SCLK和SDATA引腳直接配置
  • ?串行接口編程?:通過SEN、SDATA和SCLK引腳訪問內(nèi)部寄存器
  • ?組合控制模式?:支持串行接口和并行引腳組合配置

?8. 典型應(yīng)用?

  • 提供詳細的模擬輸入驅(qū)動電路設(shè)計指南
  • 包括變壓器耦合放大器驅(qū)動兩種方案
  • 強調(diào)時鐘信號質(zhì)量和低抖動要求

?9. 布局建議?

  • 推薦良好的電源去耦
  • 強調(diào)差分信號布線對稱性
  • 提供布局示例和熱管理建議

該數(shù)據(jù)手冊提供了從基本特性到詳細應(yīng)用設(shè)計的完整技術(shù)參考,適用于高速數(shù)據(jù)采集系統(tǒng)的設(shè)計與開發(fā)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • CMOS
    +關(guān)注

    關(guān)注

    58

    文章

    6217

    瀏覽量

    242903
  • 電容
    +關(guān)注

    關(guān)注

    100

    文章

    6489

    瀏覽量

    159432
  • MSPS
    +關(guān)注

    關(guān)注

    0

    文章

    574

    瀏覽量

    28957
  • adc
    adc
    +關(guān)注

    關(guān)注

    100

    文章

    7513

    瀏覽量

    556085
  • 輸出接口
    +關(guān)注

    關(guān)注

    2

    文章

    33

    瀏覽量

    14979
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    ADS5560采樣正弦波失真的原因?怎么處理?

    目前使用xilinx的fpga在做ads5560的采集方案,出現(xiàn)了采集的正玄波數(shù)據(jù)失真的問題。 在ads5560配置成測試模式的時,數(shù)據(jù)與規(guī)格書里提到的
    發(fā)表于 12-04 06:35

    ADS5560數(shù)據(jù)轉(zhuǎn)換,輸出時鐘的占空比不是50%,改變輸入時鐘頻率占空比會變化,是正常的嘛?

    現(xiàn)在用ADS5560數(shù)據(jù)轉(zhuǎn)換,使用單端輸入時鐘,18MHz,發(fā)現(xiàn)輸出時鐘的占空比不是50%,改變輸入時鐘頻率占空比會變化,時鐘頻率越低,占空比越大,請問這是正?,F(xiàn)象嗎?手冊中直接寫的輸出時鐘的占空比是50%,求助
    發(fā)表于 12-20 07:27

    ADS5560不加輸入的時候在差分輸入端用示波器觀察會發(fā)現(xiàn)有一個干擾是怎么回事?這是什么原因呢?

    ADS5560不加輸入的時候在差分輸入端用示波器觀察會發(fā)現(xiàn)有一個干擾是怎么回事?這是什么原因呢?
    發(fā)表于 01-02 07:48

    用FPGA配置ADS5562怎么確認寄存器是否配置正常?

    1、用FPGA配置ADS5562怎么確認寄存器是否配置正常 2、輸入時鐘和輸出時鐘的延時怎樣配置在合理的范圍里
    發(fā)表于 01-02 06:49

    采用ADS5560作為ADC進行信號采集,數(shù)字端如果有負載對模擬端都會有較大干擾,如何解決?

    采用ADS5560作為ADC進行信號采集,輸入時鐘為25MHz,測量發(fā)現(xiàn): 數(shù)字端不接負載,模擬端噪聲共模5mv以內(nèi)。 數(shù)字端(特別是CLKOUT)如果有負載(即使是10k電阻),對模擬端(VCM
    發(fā)表于 01-06 08:05

    ADS5560工作在DDR LVDS模式下,采樣率為30MSPS時,對應(yīng)的時鐘延遲是多少?

    ADS5560的DataSheet上只給出了在20MSPS和40MSPS采樣率下,輸入時鐘到輸出時鐘的延遲,即t_PDI;請問,當ADS5560工作在DDR LVDS模式下,采樣率為30MSPS時,對應(yīng)的時鐘延遲是多少?
    發(fā)表于 02-13 07:50

    請幫忙分析ADS5560時序

    請教一下,幫我分析一下ADS5560的時序,我看不懂
    發(fā)表于 05-14 09:21

    ADS5562,pdf (16-Bit 40/80 MSPS

    ADS556X is a high performance 16-bit A/D converter family with sampling rates up to 80 MSPS.
    發(fā)表于 06-03 15:44 ?23次下載

    ADS5560/ADS5562EVM User's

    1 Overview 11 ADS556xEVM Quick-Start Procedure 2 Circuit Description 21 Schematic Diagram 22 EVM
    發(fā)表于 06-03 15:53 ?2次下載

    ADS5560,pdf (16-Bit 40/80 MSPS

    ADS556X is a high performance 16-bit A/D converter family with sampling rates up to 80 MSPS.
    發(fā)表于 06-03 15:55 ?17次下載

    ADS1232數(shù)據(jù)手冊

    ADS1232數(shù)據(jù)手冊,有需要的朋友下來看看。
    發(fā)表于 01-15 16:10 ?144次下載

    ADS5560.ADS5562高性能16位ADC數(shù)據(jù)

    電子發(fā)燒友網(wǎng)站提供《ADS5560.ADS5562高性能16位ADC數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 07-17 10:25 ?0次下載
    <b class='flag-5'>ADS5560.ADS5562</b>高性能16位ADC<b class='flag-5'>數(shù)據(jù)</b>表

    ?ADS7223 數(shù)據(jù)手冊總結(jié)

    ADS8363為雙16位、1MSPS的模數(shù)轉(zhuǎn)換器(ADC),配備八個偽或四個全差分輸入通道,分為兩對,用于同步采集信號。模擬輸入與ADC輸入保持差分。輸入多路復(fù)用器可采用偽差分模式,支持每個ADC
    的頭像 發(fā)表于 11-19 15:00 ?508次閱讀
    ?<b class='flag-5'>ADS</b>7223 <b class='flag-5'>數(shù)據(jù)</b><b class='flag-5'>手冊</b><b class='flag-5'>總結(jié)</b>

    ?ADS7263 數(shù)據(jù)手冊完整總結(jié)

    ADS8363為雙16位、1MSPS的模數(shù)轉(zhuǎn)換器(ADC),配備八個偽或四個全差分輸入通道,分為兩對,用于同步采集信號。模擬輸入與ADC輸入保持差分。輸入多路復(fù)用器可采用偽差分模式,支持每個ADC
    的頭像 發(fā)表于 11-19 15:05 ?616次閱讀
    ?<b class='flag-5'>ADS</b>7263 <b class='flag-5'>數(shù)據(jù)</b><b class='flag-5'>手冊</b>完整<b class='flag-5'>總結(jié)</b>

    ?ADS8519 數(shù)據(jù)手冊總結(jié)

    ADS8519采用了先進的CMOS結(jié)構(gòu),實現(xiàn)了完整的16位采樣模數(shù)(A/D)轉(zhuǎn)換器。它包含一個完整的16位、基于電容的逐次近似寄存器(SAR)A/D轉(zhuǎn)換器,具備采樣保持、參考、時鐘和串行數(shù)據(jù)接口
    的頭像 發(fā)表于 11-26 10:50 ?683次閱讀
    ?<b class='flag-5'>ADS</b>8519 <b class='flag-5'>數(shù)據(jù)</b><b class='flag-5'>手冊</b><b class='flag-5'>總結(jié)</b>