光耦兼容型隔離驅(qū)動(dòng)輸入側(cè)電路配置應(yīng)用筆記

光耦兼容型輸入隔離驅(qū)動(dòng)

對(duì)于光耦兼容型輸入的隔離驅(qū)動(dòng)，比如 SiLM5343AT，它的輸入級(jí)是屬于電流型驅(qū)動(dòng)。它不像 TTL 或 COMS 這種電壓型輸入需要特定的電壓來(lái)驅(qū)動(dòng)。如圖 1 所示，它的輸入級(jí)是一個(gè)模擬的電子二極管，當(dāng)流經(jīng)這個(gè)二極管的電流大于電流閾值（IF）時(shí)，驅(qū)動(dòng)輸出電壓（VOUT）就為高，而當(dāng)輸入端沒有電流時(shí)，驅(qū)動(dòng)輸出電壓為低。

圖 1. 光耦兼容型輸入的隔離驅(qū)動(dòng)框圖

本文會(huì)介紹兩種常用的光耦兼容輸入側(cè)配置電路。對(duì)討論的參數(shù)基于SiLM5343AT：

模擬電子二極管電壓：VF= 2.1V ~ 2.5V (推薦值 2.25V)

模擬電子二極管電流閾值：IF= 10mA (推薦工作范圍 7mA ~ 16mA)

輸入結(jié)構(gòu)：緩沖器配置

輸入緩沖器結(jié)構(gòu)是輸入信號(hào)（一般是由 MCU/DSP 提供的 PWM 信號(hào)）經(jīng)過(guò)緩沖器（buffer）后接到輸入陽(yáng)極 Anode，由緩沖器來(lái)提供電流，如圖 2 所示。

圖 2. 輸入緩沖器配置

圖2的外部電阻 REXT取值參考如下公式

如果 VDD=5V, 緩沖器選擇 SN74LVC2G17, ROH_BUFFER=22Ω，那么

在圖 2 中，REXT是分成了兩個(gè)電阻 R1，R2 分別置于 ANODE 和 CATHODE 管腳處。這種上下對(duì)稱的配置方式有助于改善系統(tǒng)輸入級(jí)對(duì)共模干擾信號(hào)的抑制。實(shí)際可以取 R1=R2=130Ω。

輸入結(jié)構(gòu)：MOSFET開關(guān)配置

另一種輸入側(cè)配置電路是通過(guò)一個(gè)開關(guān)管，比如一個(gè) MOSFET 來(lái)控制輸入側(cè)的電流，如圖 3。在這種結(jié)構(gòu)中，PWM 通過(guò)控制 NFET 的開、關(guān)來(lái)控制流經(jīng)模擬電子二極管的電流，從而控制驅(qū)動(dòng)輸出。

圖 3. MOSFET控制輸入電流開關(guān)

圖 3 的外部電阻 REXT取值參考如下公式。

如果 VDD=5V, NFET 選擇 2N7002, 它的 RDS_ON=2Ω，那么

NFET 也可以替換為達(dá)林頓晶體管，比如 ULN2003A，這種情況下外部電阻 REXT取值公式如下。

如果 VDD=5V, VCE_SAT=0.75V， 那么

ANODE 和 CATHODE 間并聯(lián)電阻

在實(shí)際應(yīng)用中，基于圖 2 和圖 3 兩種輸入配置電路，在芯片引腳 ANODE 和 CATHODE 之間并聯(lián)合適的電阻，可以提供輸入信號(hào)關(guān)斷時(shí)快速泄放路徑，如圖 4。

圖 4. ANODE和CATHODE間并電阻

對(duì)于圖 4 中并聯(lián)電阻計(jì)算公式如下：

因?yàn)槟M電子二極管的 IF 推薦的最小值是 7mA, 如果 VDD=5V，REXT=273Ω, RDS_ON=2Ω,

那么

所以 RPARAL不能小于 750Ω，建議可以取 1kΩ。

ANODE 和 CATHODE 間并聯(lián)電容

在一些應(yīng)用中，輸入控制信號(hào)線很長(zhǎng)，容易引入高頻噪聲。此時(shí)可以選擇在 ANODE 和 CATHOHDE 間并聯(lián)電容，濾除輸入信號(hào)上的高頻毛刺，同時(shí)也能吸收關(guān)斷狀態(tài)時(shí)刻在 ANODE 和 CATHODE 之間的瞬態(tài)震蕩能量。

圖 5. ANODE 和 CATHODE 間并電容

并聯(lián)的電容不能太大，建議取值范圍 100pF ~ 470pF。如果電容過(guò)大，會(huì)導(dǎo)致 RC 時(shí)間常數(shù)大，從而影響傳輸延遲時(shí)間。下圖為輸入側(cè)并聯(lián)電阻 1kΩ 以及并聯(lián)電容為 220pF 和 2.2nF 時(shí)的傳輸延遲對(duì)比波形。從這個(gè)測(cè)試結(jié)果看，在 2.2nF 的時(shí)候，傳輸延遲時(shí)間變得非常大了。

通道信息：CH3: VPWM CH4: VOUT

TPLH=88.4ns

(RPARAL=1kΩ, CPARAL=220pF)

TPHL=112.4ns

(RPARAL=1kΩ, CPARAL=220pF)

TPLH=213.6ns

(RPARAL=1kΩ, CPARAL=2.2nF)

TPHL=424.4ns

(RPARAL=1kΩ, CPARAL=2.2nF)

圖 6. ANODE 和 CATHODE 間并聯(lián)電容的測(cè)試