在電子設計領域，A/D轉換器是連接模擬世界和數(shù)字世界的橋梁，其性能直接影響到整個系統(tǒng)的精度和穩(wěn)定性。今天，我們就來深入探討德州儀器（TI）的一款高性能低功耗8位、1GSPS A/D轉換器——ADC081000。

文件下載：adc081000.pdf

一、產(chǎn)品概述

ADC081000是一款采用CMOS工藝的A/D轉換器，能夠以高達1.6GSPS的采樣率將模擬信號數(shù)字化為8位分辨率的數(shù)字信號。它在1GSPS采樣率、單1.9V電源供電的情況下，典型功耗僅為1.4W，并且在整個工作溫度范圍內保證無漏碼。該轉換器采用獨特的折疊和插值架構、全差分比較器設計、創(chuàng)新的內部采樣保持放大器設計以及自校準方案，使得所有動態(tài)參數(shù)在奈奎斯特頻率以上都能保持非常平坦的響應。在500MHz輸入信號和1GHz采樣率的條件下，可實現(xiàn)7.5有效位數(shù)（ENOB），誤碼率（B.E.R.）低至$10^{-18}$。其輸出格式為偏移二進制，LVDS數(shù)字輸出符合IEEE 1596.3 - 1996標準，只是共模電壓降低至0.8V。

二、關鍵特性

（一）高性能

• 高采樣率：最高可達1.6GSPS，能夠滿足高速信號處理的需求。
• 高分辨率：8位分辨率，保證了信號轉換的精度。
• 低誤碼率：B.E.R.低至$10^{-18}$，提高了數(shù)據(jù)傳輸?shù)目煽啃浴?/li>
• 寬頻帶響應：全功率帶寬（FPBW）達到1.7GHz，能夠處理高頻信號。

（二）低功耗

• 正常工作模式：在1GSPS采樣率下，典型功耗僅為1.45W。
• 低功耗待機模式：功耗低于10mW，可有效降低系統(tǒng)功耗。

（三）靈活配置

• 可調輸出電平：可選擇正?；蚪档偷妮敵鲭娖剑档碗娖娇晒?jié)省功耗，但可能影響數(shù)據(jù)捕獲的準確性。
• 雙滿量程范圍選擇：通過FSR引腳可選擇600mVp - p或800mVp - p的全差分輸入范圍。
• 輸出邊沿同步：通過OutEdge引腳可選擇輸出數(shù)據(jù)在DCLK的上升沿或下降沿轉換。

三、引腳功能與配置

ADC081000采用128引腳HLQFP封裝，各引腳具有不同的功能。以下是一些關鍵引腳的介紹：

（一）控制引腳

• OutV：用于設置輸出電壓幅度，高電平為正常差分輸出幅度，低電平為降低的差分輸出幅度和功耗。
• OutEdge：選擇輸出數(shù)據(jù)的轉換邊沿，高電平為DCLK + 的上升沿，低電平為下降沿。
• DC_Coup：選擇模擬輸入的耦合方式，高電平為直流耦合，低電平為交流耦合。
• PD：電源控制引腳，高電平使ADC進入掉電模式，低電平允許正常工作。
• CAL：校準引腳，通過特定的高低電平序列可啟動自校準程序。
• FSR：全量程范圍選擇引腳，高電平為800mVp - p，低電平為600mVp - p。
• CalDly：校準延遲引腳，可選擇校準開始的延遲時間。

（二）輸入輸出引腳

• CLK + /CLK -：差分時鐘輸入引腳，需交流耦合。
• VIN + /VIN -：模擬信號差分輸入引腳。
• D7 - /D7 + 等：LVDS數(shù)據(jù)輸出引腳，需用100Ω差分電阻端接。
• OR + /OR -：超出范圍輸出引腳，用于指示輸入信號是否超出范圍。
• DCLK + /DCLK -：差分時鐘輸出引腳，用于鎖存輸出數(shù)據(jù)。

四、電氣特性

（一）靜態(tài)特性

• 積分非線性（INL）：典型值為±0.35LSB，最大值為±0.9LSB。
• 差分非線性（DNL）：典型值為±0.25LSB，最大值為±0.7LSB。
• 偏移誤差（VOFF）：典型值為 - 0.45LSB，最小值為 - 1.5LSB，最大值為0.5LSB。

（二）動態(tài)特性

• 有效位數(shù)（ENOB）：在不同輸入頻率下，典型值為7.5位，最小值為7.1位。
• 信噪失真比（SINAD）：在不同輸入頻率下，典型值為47dB，最小值為44.8dB。
• 總諧波失真（THD）：在不同輸入頻率下，典型值為 - 57dB，最大值為 - 50dB。

（三）電源特性

• 模擬電源電流（IA）：正常工作時典型值為646mA，最大值為792mA；掉電模式下為4.5mA。
• 輸出驅動電源電流（IDR）：正常工作時典型值為108mA，最大值為160mA；掉電模式下為0.1mA。
• 功耗（PD）：正常工作時典型值為1.43W，最大值為1.8W；掉電模式下為8.7mW。

五、功能描述

（一）自校準

ADC081000在上電時會自動進行自校準，也可由用戶通過命令觸發(fā)。校準過程會調整100Ω模擬輸入差分終端電阻，最小化滿量程誤差、偏移誤差、DNL和INL，從而提高SNR、THD、SINAD（SNDR）、SFDR和ENOB等性能指標。為了獲得最佳性能，建議在上電20秒后或環(huán)境溫度變化超過30°C時重新進行校準。

（二）輸入采集

數(shù)據(jù)在CLK + 引腳的下降沿采集，“D”輸出總線在7個時鐘周期后、“Dd”輸出總線在8個時鐘周期后可獲得數(shù)字等效數(shù)據(jù)。此外，還有一個內部延遲$t_{OD}$。只要時鐘信號存在且PD引腳為低電平，ADC081000就會持續(xù)進行轉換。

（三）模擬輸入

ADC081000必須使用差分輸入信號。輸入信號可以通過交流耦合或直流耦合的方式連接到輸入引腳，具體取決于DC_Coup引腳的設置。當DCCoup引腳為高電平時，輸入信號應采用直流耦合，并確保輸入共模電壓等于并跟蹤$V{CMO}$輸出電壓；當DC_Coup引腳為低電平時，輸入信號應采用交流耦合。

（四）時鐘

ADC081000需要一個交流耦合的差分時鐘信號來驅動。時鐘輸入引腳的使用方法在文檔中有詳細描述。此外，還提供了一個差分LVDS輸出時鐘，用于將ADC輸出數(shù)據(jù)鎖存到接收設備中。通過OutEdge輸入引腳，可選擇輸出數(shù)據(jù)在DCLK的上升沿或下降沿轉換。

（五）LVDS輸出

數(shù)據(jù)輸出、超出范圍（OR）和DCLK輸出均為LVDS兼容輸出。當OutV輸入為高電平時，輸出電流源為差分100Ω負載提供3mA輸出電流；當OutV輸入為低電平時，輸出電流為2.2mA。對于短LVDS線路和低噪聲系統(tǒng)，可將OutV輸入設置為低電平以降低功耗；對于長LVDS線路或噪聲較大的系統(tǒng)，建議將OutV引腳拉高。

（六）超出范圍指示

當輸入信號超出正滿量程或負滿量程時，OR輸出會變?yōu)楦唠娖?，指示輸入信號超出范圍?/p>

（七）掉電模式

當PD引腳為高電平時，ADC081000進入掉電模式，功耗降至最低，輸出處于高阻態(tài)。當返回正常工作模式時，需要刷新流水線中的數(shù)據(jù)。如果在校準過程中PD輸入變?yōu)楦唠娖?，設備將在校準序列完成后才進入掉電模式；如果上電時PD已經(jīng)為高電平，設備將在PD輸入變?yōu)榈碗娖胶蟛砰_始校準序列。

六、應用信息

（一）參考電壓

ADC081000的參考電壓由1.254V帶隙參考源提供，該參考電壓通過$V{BG}$引腳提供給用戶，輸出電流能力為±100μA。如果需要更大的電流，建議對$V{BG}$輸出進行緩沖。內部帶隙參考電壓決定了全量程峰 - 峰輸入擺幅為600mV或800mV，具體取決于FSR引腳的設置。該轉換器不支持使用外部參考電壓。

（二）模擬輸入

模擬輸入為差分輸入，信號源可以采用交流耦合或直流耦合的方式連接。在使用直流耦合時，必須確保輸入共模電壓在$V_{CMO}$輸出電壓的±50mV范圍內，以保證最佳性能。如果需要處理單端模擬信號，建議使用合適的巴倫將其轉換為差分信號。

（三）時鐘輸入

ADC081000的差分LVDS時鐘輸入引腳CLK + 和CLK - 需要一個交流耦合的差分時鐘信號來驅動。時鐘信號的幅度應在規(guī)定的范圍內，以避免影響動態(tài)性能。為了確保性能，建議輸入時鐘的占空比在規(guī)定范圍內，并保持時鐘信號的穩(wěn)定性，減少相位噪聲和抖動。

（四）控制引腳

七個控制引腳為ADC081000的操作提供了廣泛的可能性，包括全量程輸入范圍設置、自校準、校準延遲、輸出邊沿同步選擇、LVDS輸出電平選擇和掉電功能。

（五）數(shù)字輸出

ADC081000將輸出數(shù)據(jù)解復用至兩個LVDS輸出總線，每個總線的字速率為ADC采樣率的一半。用戶需要對這兩個總線的數(shù)據(jù)進行交織，以獲得完整的1GSPS轉換結果。輸出格式為偏移二進制。

（六）電源考慮

為了避免A/D轉換器的瞬態(tài)電流對電源造成干擾，建議在轉換器電源引腳附近放置33μF和0.1μF的電容進行旁路。$V{A}$和$V{DR}$電源引腳應相互隔離，以防止數(shù)字噪聲耦合到模擬部分。同時，應確保電源電壓在規(guī)定的范圍內，避免電壓尖峰對設備造成損壞。

（七）熱管理

由于ADC081000的功耗較高，需要注意熱管理。建議將芯片的裸焊盤焊接到PCB上，以提供良好的散熱路徑。同時，可以在PCB上設計一個簡單的散熱片，通過熱過孔將熱量傳導到另一側，以降低芯片的結溫。

（八）布局和接地

正確的接地和信號布線對于確保準確的轉換至關重要。建議使用單一的接地平面，將模擬電路和數(shù)字電路分開布局，避免數(shù)字噪聲干擾模擬信號。時鐘線應與其他線路隔離，模擬輸入應遠離噪聲信號跡線。

七、常見應用誤區(qū)及解決方法

（一）電源電壓容差過大

ADC081000的工作電壓范圍為1.8V - 2.0V，建議使用可調線性穩(wěn)壓器（如LM317或LM1086）將電壓設置為1.9V。

（二）輸入電壓超出電源軌

為了保證設備的可靠性，所有輸入電壓不應低于地引腳150mV或高于電源引腳150mV。應控制高速線路的阻抗，并在其特征阻抗下進行端接，以避免過沖和下沖。

（三）模擬輸入共模電壓不正確

在直流耦合模式下，輸入共模電壓必須保持在$V_{CMO}$輸出電壓的±50mV范圍內，并跟蹤其溫度變化。

（四）使用不合適的放大器驅動模擬輸入

選擇驅動ADC081000的高頻放大器時，應注意其失真性能，避免因放大器失真過高而影響整個系統(tǒng)的性能。

（五）驅動$V_{BG}$引腳改變參考電壓

$V_{BG}$引腳的參考電壓是固定的，驅動該引腳不會改變滿量程值，但可能會影響設備的正常運行。

（六）時鐘輸入信號電平過高或過低

時鐘信號的電平應在規(guī)定的范圍內，過高的電平可能會增加輸入偏移誤差，過低的電平可能會導致性能下降。

（七）時鐘信號跡線過長或存在耦合

應盡量縮短時鐘信號跡線的長度，并避免其他信號耦合到時鐘信號跡線上，以減少采樣間隔的變化和輸出噪聲。

（八）散熱不足

應提供足夠的散熱措施，確保設備的可靠性?？梢酝ㄟ^增加空氣流量或在PCB上設計散熱片來實現(xiàn)。

八、總結

ADC081000是一款高性能、低功耗的8位、1GSPS A/D轉換器，具有豐富的功能和靈活的配置選項。在使用過程中，需要注意電源、時鐘、輸入輸出等方面的設計和布局，避免常見的應用誤區(qū)。通過合理的設計和優(yōu)化，ADC081000可以為各種高速信號處理應用提供可靠的解決方案。你在使用ADC081000或其他A/D轉換器時遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。