91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

利用Virtex-5系統(tǒng)監(jiān)控FPGA及其外部環(huán)境的管理和診斷

電子設(shè)計(jì) ? 來源:郭婷 ? 作者:電子設(shè)計(jì) ? 2019-07-10 08:19 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

電信行業(yè)要求具有很高的服務(wù)可用性-正如你一拿起電話就希望聽到撥號(hào)音一樣。隨著寬帶服務(wù)提供商爭相進(jìn)入音頻和視頻領(lǐng)域(伴隨所謂的"三重播放"的展開),用戶期望他們可以在這些領(lǐng)域?qū)崿F(xiàn)同樣的高可用性。

高可用性只能通過為構(gòu)成系統(tǒng)的硬件提供冗余性來實(shí)現(xiàn)。然而,為了有效管理這種冗余,系統(tǒng)必須能夠監(jiān)控自己的運(yùn)行狀態(tài),如果發(fā)生故障,系統(tǒng)必須在用戶覺察到任何故障停機(jī)之前切換到備用硬件。對(duì)物理環(huán)境的密切監(jiān)控,讓運(yùn)營商可以在發(fā)生任何部件故障時(shí)采取積極行動(dòng)。這涉及到監(jiān)控機(jī)架內(nèi)部的物理環(huán)境,利用各種傳感器來記錄相關(guān)變量,比如溫度、電源電壓、濕度和冷卻性能等。

FPGA是高可用性基礎(chǔ)設(shè)施中的重要構(gòu)建模塊。因此,應(yīng)該密切監(jiān)控系統(tǒng)內(nèi)FPGA的片上環(huán)境及其周圍環(huán)境。Xilinx Virtex-5系統(tǒng).可以更加輕松地監(jiān)控FPGA及其外部環(huán)境。

Virtex-5系統(tǒng).

Virtex-5系統(tǒng).能夠讓用戶輕松獲得FPGA片上(晶片)溫度和電源條件方面的信息。它還可以通過外部模擬輸入通道獲取外部傳感器信息(最多可以監(jiān)控17個(gè)外部傳感器)。獲取上述信息需要很少的設(shè)計(jì)努力,甚至不需要,具體取決于所需的功能。常見的功能,比如報(bào)警、自動(dòng)通道定序器和數(shù)據(jù)平均,都可以從系統(tǒng).模塊中得到,這樣設(shè)計(jì)人員就能夠輕而易舉地開發(fā)出一個(gè)解決方案。

利用Virtex-5系統(tǒng)監(jiān)控FPGA及其外部環(huán)境的管理和診斷

圖1給出了Virtex-5系統(tǒng).的結(jié)構(gòu)圖。該.的核心是一個(gè)10位(每秒200,000個(gè)采樣)模數(shù)轉(zhuǎn)換器(ADC)。ADC的模擬輸入范圍是0~1V。在10比特的分辨率下,該ADC能夠處理的輸入電壓精度大約為1mV。

如圖1所示,片上傳感器和外部模擬輸入通道都通過模擬多路復(fù)用器與ADC輸入端相連。因此,從不同傳感器獲得的電壓必須由ADC轉(zhuǎn)化成數(shù)字量。測量結(jié)果被寫入狀態(tài)寄存器,并能夠利用FPGA架構(gòu)或者通過FPGA和PCB的JTAG基礎(chǔ)設(shè)施從外部輕松讀取上述狀態(tài)寄存器中的數(shù)據(jù)。利用同樣的接口也可以對(duì).的控制寄存器進(jìn)行讀寫操作??刂萍拇嫫鲗?duì)系統(tǒng).的操作(例如,針對(duì)測試、編程報(bào)警極限和傳感器平均的要求選擇合適的傳感器通道)進(jìn)行配置。加電后不久系統(tǒng).就完全進(jìn)入工作狀態(tài),而且在不配置FPGA的條件下就能夠進(jìn)行正確的操作。默認(rèn)情況下,加電后只會(huì)監(jiān)控片上傳感器;但也可以啟用外部模擬輸入。配置前只能通過JTAG測試訪問端口(TAP)獲取測量信息。

1. 用戶報(bào)警

系統(tǒng).的實(shí)用內(nèi)置特性之一是,它能為片上傳感器生成報(bào)警信號(hào)。設(shè)計(jì)師能夠設(shè)定上述報(bào)警信號(hào)的閾值。系統(tǒng).可以自主監(jiān)控這些傳感器,并且只有在檢測到報(bào)警狀態(tài)時(shí)才會(huì)對(duì)系統(tǒng)發(fā)出報(bào)警。

系統(tǒng).還含有一個(gè)工廠設(shè)置的報(bào)警狀態(tài),被稱為過熱報(bào)警(OT)。一旦啟用該功能,如果檢測到晶片溫度高于125℃,系統(tǒng).就會(huì)請(qǐng)求關(guān)閉整個(gè)芯片。當(dāng)晶片冷卻到設(shè)定的溫度水平時(shí),才給晶片加電。在芯片掉電期間,系統(tǒng).會(huì)繼續(xù)操作片上傳感器,并且對(duì)其進(jìn)行監(jiān)控。

默認(rèn)情況下不會(huì)啟用OT功能,如果需要,必須明確啟用此功能方可生效。

2. 對(duì)“檢驗(yàn)器”進(jìn)行檢驗(yàn)

為了讓Virtex-5系統(tǒng).提供精確而又可靠的環(huán)境信息,需要對(duì)測量數(shù)據(jù)和系統(tǒng).操作進(jìn)行可靠性檢查。系統(tǒng).擁有大量有助于保證操作可靠性的功能。ADC的內(nèi)置自動(dòng)校準(zhǔn)功能和傳感器可以糾正模擬測量系統(tǒng)中由工作環(huán)境造成的任何漂移。自檢功能還能讓系統(tǒng)主機(jī)對(duì)系統(tǒng).的運(yùn)行狀態(tài)進(jìn)行監(jiān)控。

利用系統(tǒng).JTAG訪問功能

Virtex-5系統(tǒng).還具備一個(gè)新功能,即通過JTAG TAP訪問模塊的所有功能。通過實(shí)現(xiàn)模擬測試和訪問模擬信息,您能夠利用系統(tǒng)中現(xiàn)有的JTAG獲得更大的價(jià)值和效率。在配置FPGA(該FPGA作為實(shí)際生產(chǎn)中PCB測試方案的一部分)之前或正常操作的過程中,可以訪問這些功能,從而簡化了調(diào)試。

為了簡化PCB的電源電壓和電流之類的片外測量,您可以在配置FPGA之前使用特殊的JTAG命令來為外部模擬輸入創(chuàng)造條件。即使配置完FPGA,系統(tǒng).也不需要在設(shè)計(jì)中進(jìn)行明確例示,因此可以通過JTAG TAP訪問那些用于實(shí)現(xiàn)調(diào)試功能的特性,即使是在設(shè)計(jì)后期。為了確保系統(tǒng).的可用性,唯一的要求在于,必須提供正確的PCB支持。這涉及與系統(tǒng).用戶指南中描述的外部2.5V參考IC進(jìn)行連接的問題。

利用Virtex-5系統(tǒng)監(jiān)控FPGA及其外部環(huán)境的管理和診斷

圖2顯示了一個(gè)典型診斷應(yīng)用,在正常操作時(shí)對(duì)FPGA的物理運(yùn)行環(huán)境進(jìn)行監(jiān)控。在圖2的例子中,系統(tǒng).用于觀察大電流需求期間(從t0時(shí)刻開始)功率分配系統(tǒng)(PDS)中的電壓(IR)降。在上述高活動(dòng)期間,我們還監(jiān)控了FPGA的溫度。能夠在開發(fā)階段迅速確定電源或PCB設(shè)計(jì)的潛在問題。JTAG訪問功能還提供了一個(gè)簡便的方法,能夠確認(rèn)特定設(shè)計(jì)是否配有適當(dāng)?shù)睦鋮s系統(tǒng)。ChipScope Pro分析器可以輕松訪問系統(tǒng).;而且,這種訪問功能還能夠輕松地集成到其它JTAG測試和編程環(huán)境中。

系統(tǒng)集成

除了能夠利用JTAG TAP輕松訪問系統(tǒng).之外,還可以通過FPGA架構(gòu)訪問系統(tǒng).的控制和狀態(tài)寄存器。利用FPGA架構(gòu)可以在任何時(shí)刻對(duì)這些寄存器進(jìn)行配置和讀取。允許通過JTAG TAP控制器和架構(gòu)接口對(duì)系統(tǒng).的寄存器進(jìn)行雙重訪問,并提供了相應(yīng)的仲裁方案來管理可能出現(xiàn)的爭用現(xiàn)象。

利用Virtex-5系統(tǒng)監(jiān)控FPGA及其外部環(huán)境的管理和診斷

在設(shè)計(jì)中例示系統(tǒng).,并在FPGA配置過程中對(duì)其初始化時(shí),還能夠定義這些寄存器的內(nèi)容。因此,可以對(duì)系統(tǒng).進(jìn)行配置使其以用戶自定義的運(yùn)行(后配置)模式啟動(dòng)。架構(gòu)接口就是我們所熟知的動(dòng)態(tài)重配置端口(DRP)。DRP是一個(gè)并行的16位同步數(shù)據(jù)端口(類似于block RAM)。

對(duì)于需要對(duì)系統(tǒng).進(jìn)行更多控制的高級(jí)應(yīng)用(此時(shí))而言,DRP能夠讓系統(tǒng).輕松地映射到硬/軟微處理器的外設(shè)地址空間中。圖3顯示了一個(gè)典型系統(tǒng)管理應(yīng)用,這里MicroBlaze處理器運(yùn)行一個(gè)類似于協(xié)議的智能平臺(tái)管理接口(IPMI),并且通過管理通道(如以太網(wǎng),甚至是簡單的UART/調(diào)制解調(diào)器)與系統(tǒng)主機(jī)進(jìn)行通信。

系統(tǒng).還以通用ADC的形式提供了一個(gè)重要的微處理器外設(shè)。這是業(yè)界首次將微控制器中常見的模擬外設(shè)集成到FPGA中。此外,該系統(tǒng)還可以完全控制ADC操作。ADC提供了大量采樣模式,并且支持單極、雙極和全差分模擬輸入方案。

本文小結(jié)

Virtex-5系統(tǒng).為一般的片上和外部環(huán)境監(jiān)控需求提供了一個(gè)大大簡化了的解決方案。其功能訪問需要極少的開發(fā)和設(shè)計(jì)工作。通過將系統(tǒng).和JTAG TAP控制器連接在一起,JTAG功能已經(jīng)延伸到新的應(yīng)用領(lǐng)域,從而實(shí)現(xiàn)了新的測試能力。我們非常希望收到您對(duì)本文所提到的任何專題的意見和反饋信息,特別是我們的開發(fā)隊(duì)伍如何更好地為您的系統(tǒng)監(jiān)控和測試需求提供支持。


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 傳感器
    +關(guān)注

    關(guān)注

    2577

    文章

    55163

    瀏覽量

    792118
  • FPGA
    +關(guān)注

    關(guān)注

    1661

    文章

    22437

    瀏覽量

    637192
  • 微處理器
    +關(guān)注

    關(guān)注

    11

    文章

    2431

    瀏覽量

    85946
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    如何使用的是Virtex-5 FPGA

    嗨, 我使用的是Virtex-5 FPGA,DDR2 MIG,我的ISE版本是13.2。 我的phy_init_done信號(hào)沒有被斷言。我發(fā)現(xiàn)校準(zhǔn)序列卡在階段2.階段3從未到達(dá)。請(qǐng)?zhí)峁┯嘘P(guān)上述原因的信息?
    發(fā)表于 06-15 11:52

    Virtex-5 FPGA中如何使用BRAM代替SRAM

    嗨,我正在開發(fā)一個(gè)項(xiàng)目,我們正在使用Virtex-5 FPGA從ADC捕獲信號(hào),樣本存儲(chǔ)在128K x 256 SRAM上,數(shù)據(jù)樣本由PC采集。我相信Virtex-5為BRAM提供了一個(gè)選項(xiàng),雖然我
    發(fā)表于 06-17 11:31

    如何利用Virtex-5系統(tǒng)監(jiān)控器加強(qiáng)系統(tǒng)管理診斷

    如何利用Virtex-5系統(tǒng)監(jiān)控器加強(qiáng)系統(tǒng)管理診斷?
    發(fā)表于 04-29 06:28

    Stratix III FPGA與Xilinx Virtex-5之間有什么不同?

    Stratix III FPGA與Xilinx Virtex-5的體系結(jié)構(gòu)對(duì)比Stratix III FPGA與Xilinx Virtex-5的性能對(duì)比
    發(fā)表于 05-07 07:00

    Xilinx Virtex-5 FXT FPGA開發(fā)方案

    Xilinx公司的Virtex-5 FXT FPGA器件在業(yè)界率先集成了嵌入式PowerPC 440處理器模塊、高速RocketIO GTX收發(fā)器和專用XtremeDSP 處理能力。作為65nm Virtex-5系列的第四款平臺(tái)
    發(fā)表于 11-24 11:17 ?33次下載

    Virtex-5, Spartan-DSP FPGAs Ap

    Virtex-5, Spartan-DSP FPGAs Application Note This application note demonstrates how efficient
    發(fā)表于 03-08 09:47 ?71次下載

    Opal Kelly推出基于Virtex-5的USB集成模塊

    Opal Kelly推出基于Virtex-5的USB集成模塊 ?總部位于俄勒岡州波特蘭的 Opal Kelly 公司專門從事基于 FPGA 的 USB 模塊開發(fā),現(xiàn)推出了基于賽靈思 Virtex?-
    發(fā)表于 02-08 10:11 ?1405次閱讀

    基于Virtex-5 FPGA的音視頻監(jiān)視系統(tǒng)設(shè)計(jì)

    引言 本文探討在Virtex-5 FPGA中實(shí)現(xiàn)設(shè)計(jì)的一些難題,然后用一個(gè)項(xiàng)目作為示范來詳解充分利用其功能集的
    發(fā)表于 11-12 09:44 ?1330次閱讀
    基于<b class='flag-5'>Virtex-5</b> <b class='flag-5'>FPGA</b>的音視頻監(jiān)視<b class='flag-5'>系統(tǒng)</b>設(shè)計(jì)

    利用Virtex-5 SXT 的高性能DSP解決方案

    Xilinx Virtex-5 SXT FPGA 平臺(tái)提供了獨(dú)特的單芯片解決方案,充分利用大規(guī)模并行計(jì)算達(dá)到超高性能,同時(shí)將功耗降到最低。
    發(fā)表于 08-20 15:22 ?7956次閱讀
    <b class='flag-5'>利用</b><b class='flag-5'>Virtex-5</b> SXT 的高性能DSP解決方案

    WWP248 - 移植到Virtex-5 FPGA的指南

    由于Virtex-5 器件的基礎(chǔ)架構(gòu)與以往的FPGA 器件不同,因此,要為特定設(shè)計(jì)選擇合適的Virtex-5 器件并非易事。大多數(shù)情況下,設(shè)計(jì)應(yīng)采用類似的陣列大?。ㄆ骷?shù)量)并且比以前的目標(biāo)器
    發(fā)表于 01-17 17:36 ?33次下載

    WP245 - 使用Virtex-5系列FPGA獲得更高系統(tǒng)性能

    Virtex-5 器件包括基于第二代高級(jí)硅片組合模塊 (ASMBL) 列架構(gòu)的多平臺(tái) FPGA 系列。集成了為獲得最佳性能、更高集成度和更低功耗設(shè)計(jì)的若干新型架構(gòu)元件,Virtex-5 器件達(dá)到了比以往更高
    發(fā)表于 02-17 14:39 ?51次下載
    WP245 - 使用<b class='flag-5'>Virtex-5</b>系列<b class='flag-5'>FPGA</b>獲得更高<b class='flag-5'>系統(tǒng)</b>性能

    基于賽靈思Virtex-5的音視頻監(jiān)視系統(tǒng)設(shè)計(jì)的詳細(xì)分析

    本文探討在Virtex-5 FPGA中實(shí)現(xiàn)設(shè)計(jì)的一些難題,然后用一個(gè)項(xiàng)目作為示范來詳解充分利用其功能集的技法。設(shè)計(jì)過程包括幾個(gè)步驟,從針對(duì)應(yīng)用選擇適合的Virtex-5開始。為便于本文
    發(fā)表于 11-24 20:40 ?1846次閱讀
    基于賽靈思<b class='flag-5'>Virtex-5</b>的音視頻監(jiān)視<b class='flag-5'>系統(tǒng)</b>設(shè)計(jì)的詳細(xì)分析

    Virtex-5系列FPGA CLB芯片的數(shù)據(jù)手冊(cè)免費(fèi)下載

    選擇。每個(gè)平臺(tái)包含不同比例的功能,以滿足各種高級(jí)邏輯設(shè)計(jì)的需要。除了最先進(jìn)、高性能的邏輯結(jié)構(gòu)外,Virtex-5 FPGas還包含許多硬IP系統(tǒng)級(jí)塊,包括功能強(qiáng)大的36kbit塊RAM/FIFOS、第二代
    發(fā)表于 10-21 08:00 ?26次下載
    <b class='flag-5'>Virtex-5</b>系列<b class='flag-5'>FPGA</b> CLB芯片的數(shù)據(jù)手冊(cè)免費(fèi)下載

    digilent Virtex-5 FPGA開發(fā)板簡介

    Genesys Virtex-5 FPGA開發(fā)板集成了功能強(qiáng)大的Xilinx Virtex?-5 FPGA,為廣大用戶帶來了一個(gè)功能強(qiáng)大、方
    的頭像 發(fā)表于 11-14 17:01 ?5655次閱讀
    digilent <b class='flag-5'>Virtex-5</b> <b class='flag-5'>FPGA</b>開發(fā)板簡介

    基于直流和開關(guān)特性的Virtex-5 FPGA產(chǎn)品介紹

    基于直流和開關(guān)特性的Virtex-5 FPGA產(chǎn)品介紹
    發(fā)表于 07-12 14:11 ?18次下載