在電子設(shè)計(jì)領(lǐng)域，高精度模擬 - 數(shù)字轉(zhuǎn)換器（ADC）是實(shí)現(xiàn)精確測(cè)量和數(shù)據(jù)采集的關(guān)鍵組件。ADS1255和ADS1256作為德州儀器（TI）推出的極低噪聲、24位ADC，為眾多對(duì)精度要求極高的應(yīng)用提供了完整的高分辨率測(cè)量解決方案。今天，我們就來(lái)深入剖析這兩款優(yōu)秀的ADC。

文件下載：ads1255.pdf

一、產(chǎn)品概述

ADS1255和ADS1256在性能上極為相似，主要區(qū)別在于輸入通道數(shù)量和通用數(shù)字I/O引腳數(shù)量。ADS1255支持一個(gè)差分或兩個(gè)單端輸入，有兩個(gè)通用數(shù)字I/O引腳；而ADS1256支持四個(gè)差分或八個(gè)單端輸入，擁有四個(gè)通用數(shù)字I/O引腳。在后續(xù)內(nèi)容中，我們將它們統(tǒng)稱為ADS1255/6。

（一）關(guān)鍵特性

1. 高精度：24位無(wú)失碼，最高可達(dá)23位無(wú)噪聲分辨率，非線性誤差最大僅±0.0010%，為高精度測(cè)量提供了堅(jiān)實(shí)保障。
2. 高速轉(zhuǎn)換：數(shù)據(jù)輸出速率最高可達(dá)30kSPS，還具備快速通道切換功能，在1.45kHz時(shí)可實(shí)現(xiàn)18.6位無(wú)噪聲（21.3有效位）的轉(zhuǎn)換。
3. 靈活輸入：擁有靈活的輸入多路復(fù)用器，可進(jìn)行傳感器檢測(cè)。ADS1256更是提供了四個(gè)差分輸入和八個(gè)單端輸入選項(xiàng)。
4. 低噪聲設(shè)計(jì)：采用斬波穩(wěn)定輸入緩沖器和低噪聲PGA，輸入?yún)⒖荚肼暤椭?7nV。
5. 校準(zhǔn)功能：支持所有PGA設(shè)置下的自校準(zhǔn)和系統(tǒng)校準(zhǔn)，有效減少誤差。
6. 接口兼容：具備5V容忍的SPI?兼容串行接口，方便與各種微控制器連接。
7. 低功耗：正常模式下功耗低至38mW，待機(jī)模式僅0.4mW，滿足低功耗應(yīng)用需求。

（二）內(nèi)部結(jié)構(gòu)

ADS1255/6由一個(gè)四階Delta - Sigma（ΔΣ）調(diào)制器和一個(gè)可編程數(shù)字濾波器組成。輸入多路復(fù)用器可處理差分或單端信號(hào)，并包含檢測(cè)外部傳感器完整性的電路?？蛇x的輸入緩沖器能大幅提高輸入阻抗，低噪聲可編程增益放大器（PGA）提供1至64的二進(jìn)制增益。數(shù)字濾波器的數(shù)據(jù)速率可在2.5SPS至30kSPS之間編程，允許在分辨率和速度之間進(jìn)行權(quán)衡。

二、電氣特性詳解

（一）輸入特性

1. 模擬輸入電壓范圍：滿量程輸入電壓為±2VREF / PGA，絕對(duì)輸入電壓在緩沖器關(guān)閉和開(kāi)啟時(shí)有所不同。緩沖器關(guān)閉時(shí)，輸入電壓范圍為AGND - 0.1至AVDD + 0.1V；緩沖器開(kāi)啟時(shí)，范圍為AGND至AVDD - 2.0V。
2. 可編程增益放大器（PGA）：PGA提供1至64的增益設(shè)置，不同增益下的輸入阻抗和性能有所差異。例如，緩沖器關(guān)閉且PGA = 1、2、4、8、16時(shí)，差分輸入阻抗為150/PGA kΩ；PGA = 32、64時(shí)，為4.7 kΩ；緩沖器開(kāi)啟且fDATA ≤ 50Hz時(shí)，可達(dá)80MΩ。

（二）系統(tǒng)性能

1. 分辨率和線性度：分辨率為24位，在所有數(shù)據(jù)速率和PGA設(shè)置下無(wú)失碼。積分非線性誤差在不同PGA設(shè)置下表現(xiàn)出色，如PGA = 1時(shí)，最大為±0.0010% FSR；PGA = 64時(shí)，在噪聲水平上為±0.0007% FSR。
2. 偏移和增益誤差：校準(zhǔn)后，偏移誤差和增益誤差都非常小。例如，PGA = 1時(shí)，偏移誤差為±100 nV/°C，增益誤差為±0.005%；PGA = 64時(shí)，偏移誤差為±4 nV/°C，增益誤差為±0.03%。
3. 噪聲性能：噪聲性能是衡量ADC的重要指標(biāo)之一。ADS1255/6的噪聲性能可通過(guò)調(diào)整數(shù)據(jù)速率或PGA設(shè)置進(jìn)行優(yōu)化。數(shù)據(jù)速率降低時(shí)，噪聲相應(yīng)下降；PGA可降低測(cè)量低電平信號(hào)時(shí)的輸入?yún)⒖荚肼?。文檔中提供了詳細(xì)的噪聲性能表格，展示了不同數(shù)據(jù)速率和PGA設(shè)置下的輸入?yún)⒖荚肼暋⒂行粩?shù)（ENOB）和無(wú)噪聲分辨率。

（三）電源特性

模擬電源為5V，數(shù)字電源范圍為1.8V至3.6V。不同工作模式下的功耗差異明顯，正常模式下功耗最低為38mW，待機(jī)模式僅0.4mW，這使得ADS1255/6在功耗敏感的應(yīng)用中具有很大優(yōu)勢(shì)。

三、功能模塊分析

（一）輸入多路復(fù)用器

輸入多路復(fù)用器允許將任意模擬輸入引腳連接到轉(zhuǎn)換器的差分輸入。ADS1256有九個(gè)模擬輸入，可配置為四個(gè)獨(dú)立差分輸入、八個(gè)單端輸入或兩者的組合；ADS1255有三個(gè)模擬輸入，可配置為一個(gè)差分輸入或兩個(gè)單端輸入。為獲得最佳模擬性能，建議在差分測(cè)量時(shí)使用AIN0至AIN7，最好是相鄰輸入；單端測(cè)量時(shí)使用AINCOM作為公共輸入，AIN0至AIN7作為單端輸入，并將未使用的模擬輸入引腳浮空。

（二）傳感器檢測(cè)

傳感器檢測(cè)電流源（SDCS）可用于驗(yàn)證連接到ADS1255/6的外部傳感器的完整性。啟用SDCS后，會(huì)通過(guò)輸入多路復(fù)用器向傳感器提供約0.5μA、2μA或10μA的電流。此時(shí)，ADS1255/6會(huì)自動(dòng)開(kāi)啟模擬輸入緩沖器，以防止輸入電路對(duì)SDCS產(chǎn)生負(fù)載影響。

（三）模擬輸入緩沖器

通過(guò)STATUS寄存器中的BUFEN位可啟用低漂移斬波穩(wěn)定緩沖器，以顯著提高ADS1255/6的輸入阻抗。緩沖器啟用時(shí)，輸入阻抗與數(shù)據(jù)速率和CLKIN頻率有關(guān)。同時(shí)，緩沖器啟用時(shí)，模擬輸入電壓必須保持在AGND至AVDD - 2.0V之間，否則會(huì)影響性能，特別是線性度。

（四）可編程增益放大器（PGA）

PGA為ADS1255/6提供了更高的分辨率，在測(cè)量較小輸入信號(hào)時(shí)尤為重要。為獲得最佳分辨率，應(yīng)根據(jù)最大輸入信號(hào)選擇合適的PGA設(shè)置。ADS1255/6的滿量程輸入電壓為±2VREF / PGA，不同PGA設(shè)置下的滿量程輸入電壓在文檔中有詳細(xì)列表。改變PGA設(shè)置后，建議重新校準(zhǔn)A/D轉(zhuǎn)換器，校準(zhǔn)時(shí)間與PGA設(shè)置有關(guān)。

（五）調(diào)制器輸入電路

ADS1255/6調(diào)制器通過(guò)內(nèi)部電容測(cè)量輸入信號(hào)，這些電容會(huì)不斷充電和放電。輸入采樣和放電過(guò)程分為兩個(gè)階段，采樣時(shí)間與PGA設(shè)置有關(guān)。充電過(guò)程會(huì)從傳感器汲取瞬態(tài)電流，可據(jù)此計(jì)算有效阻抗。

（六）電壓參考輸入

電壓參考輸入是ADS1255/6的關(guān)鍵部分，參考電壓為VREFP和VREFN之間的差分電壓。參考輸入使用的電路結(jié)構(gòu)與模擬輸入類似，有效阻抗為18.5kΩ（fCLKIN = 7.68MHz），溫度系數(shù)約為35ppm/°C。在自增益校準(zhǔn)期間，輸入多路復(fù)用器的所有開(kāi)關(guān)會(huì)打開(kāi)，VREFN內(nèi)部連接到AINN，VREFP連接到AINP。為防止增益誤差，驅(qū)動(dòng)參考引腳的電路應(yīng)具備足夠的驅(qū)動(dòng)能力。

（七）數(shù)字濾波器

可編程低通數(shù)字濾波器接收調(diào)制器輸出并產(chǎn)生高分辨率數(shù)字輸出。通過(guò)調(diào)整濾波量，可在分辨率和數(shù)據(jù)速率之間進(jìn)行權(quán)衡。濾波器由固定濾波器和可編程濾波器兩部分組成，數(shù)據(jù)速率與平均次數(shù)有關(guān)。數(shù)字濾波器可衰減調(diào)制器輸出的噪聲，其帶寬可通過(guò)改變可編程濾波器的平均次數(shù)進(jìn)行調(diào)整。濾波器在數(shù)據(jù)輸出速率及其倍數(shù)處有陷波，可用于消除特定干擾信號(hào)。

（八）建立時(shí)間

ADS1255/6的數(shù)字濾波器針對(duì)快速建立進(jìn)行了優(yōu)化，不同數(shù)據(jù)速率下的建立時(shí)間在文檔中有詳細(xì)表格。可通過(guò)SYNC/PDWN引腳或SYNC命令直接控制轉(zhuǎn)換時(shí)序，實(shí)現(xiàn)同步操作。在輸入多路復(fù)用器切換或從待機(jī)模式喚醒后，ADS1255/6會(huì)連續(xù)轉(zhuǎn)換模擬輸入，轉(zhuǎn)換與DRDY的下降沿同步。

四、通信與控制

（一）串行接口

ADS1255/6采用SPI兼容的串行接口，由CS、SCLK、DIN和DOUT四個(gè)信號(hào)組成，允許控制器與ADC進(jìn)行通信。可編程功能通過(guò)片上寄存器控制，數(shù)據(jù)通過(guò)串行接口讀寫(xiě)這些寄存器。DRDY輸出線用于指示轉(zhuǎn)換完成狀態(tài)，新數(shù)據(jù)可用時(shí)DRDY變低。

（二）命令定義

文檔中詳細(xì)列出了ADS1255/6的各種命令，如WAKEUP、RDATA、RDATAC、SDATAC等。這些命令可實(shí)現(xiàn)數(shù)據(jù)讀取、連續(xù)數(shù)據(jù)讀取、校準(zhǔn)、同步、待機(jī)等功能。使用時(shí)需注意命令的時(shí)序和參數(shù)設(shè)置，確保通信正常。

（三）校準(zhǔn)功能

ADS1255/6支持自校準(zhǔn)和系統(tǒng)校準(zhǔn)，可通過(guò)一系列命令實(shí)現(xiàn)，如SELFOCAL、SELFGCAL、SELFCAL、SYSOCAL和SYSGCAL。校準(zhǔn)過(guò)程中，DRDY會(huì)變高，校準(zhǔn)完成且數(shù)據(jù)穩(wěn)定后變低。建議在電源穩(wěn)定后上電時(shí)進(jìn)行自校準(zhǔn)，數(shù)據(jù)速率、緩沖器配置或PGA改變時(shí)也應(yīng)進(jìn)行校準(zhǔn)。

五、應(yīng)用建議

（一）硬件設(shè)計(jì)

為了充分發(fā)揮ADS1255/6的性能，在硬件設(shè)計(jì)時(shí)需要注意以下幾點(diǎn)：

1. 電源旁路：采用良好的電源旁路技術(shù)，使用小值陶瓷電容與大值鉭電容或大值低壓陶瓷電容并聯(lián)，并將電容靠近電源引腳放置。
2. 數(shù)字邏輯電壓：盡量降低數(shù)字邏輯的工作電壓，減少對(duì)模擬輸入的耦合影響。
3. 數(shù)字輸入抗干擾：在數(shù)字引腳串聯(lián)小電阻（≈100Ω），控制走線阻抗，避免數(shù)字輸入出現(xiàn)振鈴現(xiàn)象。
4. 參考和模擬輸入：參考和模擬輸入是最關(guān)鍵的電路，應(yīng)使用低等效串聯(lián)電阻（ESR）的電容對(duì)電壓參考輸入進(jìn)行旁路，并選擇低噪聲、低漂移的電壓參考源。

（二）PCB設(shè)計(jì)

PCB設(shè)計(jì)對(duì)ADS1255/6的性能也有重要影響。建議使用單一接地平面，將模擬和數(shù)字電源的旁路電容以及模擬調(diào)理電路與該接地平面共享，但要避免讓噪聲較大的數(shù)字組件（如微處理器）使用該接地平面。如果使用分割接地平面，需確保模擬和數(shù)字平面連接在一起，避免ADS1255/6的模擬和數(shù)字接地引腳（AGND和DGND）之間存在電壓差。

六、總結(jié)

ADS1255和ADS1256憑借其高精度、高速轉(zhuǎn)換、靈活輸入、低噪聲和低功耗等諸多優(yōu)點(diǎn)，成為了眾多對(duì)精度要求極高的應(yīng)用的理想選擇。無(wú)論是科學(xué)儀器、工業(yè)過(guò)程控制、醫(yī)療設(shè)備，還是測(cè)試測(cè)量、稱重秤等領(lǐng)域，ADS1255/6都能提供出色的性能表現(xiàn)。作為電子工程師，在設(shè)計(jì)相關(guān)應(yīng)用時(shí)，深入了解和掌握ADS1255/6的特性和使用方法，將有助于我們?cè)O(shè)計(jì)出更加優(yōu)秀的產(chǎn)品。

希望通過(guò)本文的介紹，能讓大家對(duì)ADS1255/6有更深入的認(rèn)識(shí)。在實(shí)際應(yīng)用中，大家如果遇到任何問(wèn)題，歡迎在評(píng)論區(qū)留言討論。