在電子工程領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的關(guān)鍵橋梁。而德州儀器（TI）的ADS1202作為一款高性能的Delta-Sigma調(diào)制器，在眾多應(yīng)用中展現(xiàn)出了卓越的性能。今天，我們就來深入探討一下ADS1202的特性、工作原理、應(yīng)用以及設(shè)計注意事項(xiàng)。

文件下載：ads1202.pdf

一、ADS1202概述

ADS1202是一款由德州儀器推出的精密Delta-Sigma（?Σ）調(diào)制器，具有80dB的動態(tài)范圍，可在單+5V電源下工作。它擁有16位分辨率和13位線性度，能夠在分辨率和速度之間進(jìn)行靈活權(quán)衡。例如，在20μs信號延遲下可實(shí)現(xiàn)10位有效分辨率，在77μs延遲下可實(shí)現(xiàn)12位有效分辨率。其差分輸入非常適合直接連接傳感器或低電平信號，配合適當(dāng)?shù)臄?shù)字濾波器和調(diào)制器速率，可實(shí)現(xiàn)無丟失碼的16位模數(shù)（A/D）轉(zhuǎn)換。

特性亮點(diǎn)

• 高分辨率與線性度：16位分辨率和13位線性度確保了高精度的信號轉(zhuǎn)換。
• 靈活的分辨率/速度權(quán)衡：根據(jù)不同的應(yīng)用需求，可以選擇不同的分辨率和信號延遲組合。
• 寬輸入范圍：在單5V電源下，輸入范圍可達(dá)±250mV。
• 靈活的串行接口：具備四種不同的模式，支持雙二進(jìn)制編碼（如分相或曼徹斯特編碼），適用于單線接口。
• 寬工作溫度范圍：可在–40°C至+85°C的溫度范圍內(nèi)穩(wěn)定工作。

應(yīng)用領(lǐng)域

ADS1202廣泛應(yīng)用于電機(jī)控制電流測量、工業(yè)過程控制儀表、智能變送器、便攜式儀器、體重秤和壓力傳感器等領(lǐng)域，為這些應(yīng)用提供了高精度的信號轉(zhuǎn)換解決方案。

二、工作原理

模擬輸入階段

ADS1202的差分模擬輸入采用開關(guān)電容電路實(shí)現(xiàn)，該電路構(gòu)成了二階調(diào)制器級，將輸入信號數(shù)字化為1位輸出流。輸入阻抗取決于輸入電容和調(diào)制器時鐘頻率（MCLK），其計算公式為 $A{I N}(\Omega)=\frac{10^{12}}{7 \cdot f{MCLK(MHz)}}$ 。在設(shè)計中，當(dāng)輸入信號的源阻抗較高時，需要考慮輸入阻抗的影響，以避免信號損失。同時，模擬輸入信號有兩個限制：電流不得超過10mA，絕對輸入電壓范圍必須在GND – 0.4V至 $V_{D D}+0.3 V$ 之間，且線性度僅在輸入電壓位于–320mV至+320mV范圍內(nèi)時得到保證。

調(diào)制器

調(diào)制器采樣頻率（CLK）在模式3下可在幾MHz至12MHz的范圍內(nèi)工作，MCLK頻率可根據(jù)應(yīng)用需求進(jìn)行調(diào)整，外部MCLK必須是調(diào)制器頻率的兩倍。調(diào)制器本質(zhì)上是一個二階電荷平衡A/D轉(zhuǎn)換器，通過對模擬輸入電壓和1位數(shù)模轉(zhuǎn)換器（DAC）的輸出進(jìn)行差分處理，將信號輸入到積分器中。當(dāng)積分器輸出信號達(dá)到比較器參考電壓時，比較器輸出翻轉(zhuǎn)，從而使1位DAC改變其模擬輸出電壓，迫使積分器輸出跟蹤輸入的平均值。

數(shù)字輸出

當(dāng)外部時鐘應(yīng)用于MCLK時，ADS1202將其用作系統(tǒng)時鐘和數(shù)據(jù)輸出的幀時鐘（僅在模式3下可用）。調(diào)制器輸出數(shù)據(jù)是一個串行流，可在MDAT引腳獲取，通常在MCLK的下降沿讀取。不同的輸入差分信號會產(chǎn)生不同比例的高低電平輸出流，例如，0V輸入會產(chǎn)生50%高電平、50%低電平的流，256mV輸入會產(chǎn)生80%高電平的流，–256mV輸入會產(chǎn)生20%高電平的流。

數(shù)字接口

ADS1202具有靈活的數(shù)字接口，通過控制信號M0和M1可以選擇四種不同的工作模式。在大多數(shù)應(yīng)用中，MDAT和MCLK信號提供了最簡單的連接方式。為了實(shí)現(xiàn)調(diào)制器和DSP或μC之間的同步，有三種常用方法：從主時鐘獲取時鐘信號、調(diào)制器與數(shù)據(jù)信號一起傳輸時鐘信號、濾波器從接收波形中導(dǎo)出時鐘信號。

不同工作模式

• 模式0：內(nèi)部時鐘，同步數(shù)據(jù)輸出。M0和M1均為低電平，DSP或μC在MCLK輸出時鐘的上升沿讀取MDAT數(shù)據(jù)。
• 模式1：內(nèi)部時鐘，同步數(shù)據(jù)輸出，半輸出時鐘頻率。M0為高電平，M1為低電平，DSP或μC在輸出時鐘的上升沿和下降沿讀取數(shù)據(jù)。
• 模式2：內(nèi)部時鐘，曼徹斯特編碼數(shù)據(jù)輸出。M0為低電平，M1為高電平，MCLK輸出時鐘不活躍，DSP或μC需要從接收到的波形中導(dǎo)出時鐘信號。
• 模式3：外部時鐘，同步數(shù)據(jù)輸出。M0和M1均為高電平，DSP或μC在輸入時鐘的下降沿讀取數(shù)據(jù)。

三、應(yīng)用實(shí)例

模式0應(yīng)用

在典型的電機(jī)相電流測量應(yīng)用中，通過分流電阻測量電流。為了提高性能，對輸入信號進(jìn)行濾波，$R{2}$ 和 $C{2}$ 用于過濾同相輸入信號的噪聲，$R{3}$ 和 $C{3}$ 用于過濾反相輸入信號的噪聲，$C{4}$ 與 $R{2}$ 和 $R_{3}$ 一起過濾共模輸入噪聲。電源取自上柵極驅(qū)動電源，并使用0.1μF的去耦電容進(jìn)行濾波，如有需要還可添加1μF至10μF的電容?？刂凭€路M0和M1均為低電平，MCLK和MDAT信號直接連接到光耦合器，光耦合器輸出可直接連接到DSP的SPICLK和SPISIMO引腳。

模式2應(yīng)用

當(dāng)需要減少組件數(shù)量時，ADS1202可工作在模式2。此時僅對同相輸入信號進(jìn)行濾波，反相輸入直接連接到GND引腳。輸出信號采用曼徹斯特編碼，只需一個光耦合器通道，且DSP每個通道只需使用一條線路，可使用更小的DSP封裝。

四、布局注意事項(xiàng)

電源供應(yīng)

ADS1202只需一個電源（$V{DD}$），建議連接到模擬電源。為了控制噪聲，可在電源上使用10Ω電阻，并結(jié)合去耦電容進(jìn)行濾波。模擬電源必須穩(wěn)壓且低噪聲，因?yàn)?a href="http://www.makelele.cn/tags/數(shù)字電源/" target="_blank">數(shù)字電源的高頻噪聲可能會耦合到ADS1202的模擬部分，影響轉(zhuǎn)換結(jié)果。在電源開啟前，應(yīng)避免輸入信號（如 $V{IN}+$ 、 $V_{IN}-$ 和MCLK）的存在，否則可能導(dǎo)致閂鎖現(xiàn)象，可使用串聯(lián)電阻限制輸入電流。

接地

模擬和數(shù)字部分應(yīng)進(jìn)行清晰的分區(qū)，各有獨(dú)立的接地平面，通過轉(zhuǎn)換器下方的適度信號走線連接。對于多個轉(zhuǎn)換器，應(yīng)在一個中心位置盡可能靠近地連接兩個接地平面。

去耦

所有去耦電容（特別是0.1μF陶瓷電容）應(yīng)盡可能靠近被去耦的引腳放置。使用1μF和10μF電容與0.1μF陶瓷電容并聯(lián)，將 $V_{DD}$ 與GND去耦。

五、總結(jié)

ADS1202作為一款高性能的Delta-Sigma調(diào)制器，憑借其高分辨率、靈活的接口和寬工作溫度范圍等特性，在眾多應(yīng)用領(lǐng)域展現(xiàn)出了強(qiáng)大的優(yōu)勢。在設(shè)計過程中，我們需要充分考慮其工作原理、應(yīng)用需求和布局注意事項(xiàng)，以確保其性能的充分發(fā)揮。希望通過本文的介紹，能幫助電子工程師更好地了解和應(yīng)用ADS1202，為設(shè)計出更優(yōu)秀的電子系統(tǒng)提供參考。你在使用ADS1202的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)和見解。