在電子工程師的日常設(shè)計(jì)工作中，選擇一款合適的A/D轉(zhuǎn)換器至關(guān)重要。今天，我們就來(lái)詳細(xì)探討一下德州儀器（Texas Instruments）的ADS7862，這是一款高速、低功耗的雙12位A/D轉(zhuǎn)換器，在眾多應(yīng)用場(chǎng)景中都有著出色的表現(xiàn)。

文件下載：ads7862.pdf

一、產(chǎn)品概述

ADS7862是一款雙12位、500kHz的模擬 - 數(shù)字轉(zhuǎn)換器（A/D），具有4個(gè)全差分輸入通道，分為兩對(duì)，可實(shí)現(xiàn)高速同步信號(hào)采集。其輸入到采樣保持放大器是全差分的，并保持到A/D轉(zhuǎn)換器輸入的差分特性，在50kHz時(shí)提供80dB的出色共模抑制比，這在高噪聲環(huán)境中尤為重要。該轉(zhuǎn)換器提供并行接口和控制輸入，以減少軟件開(kāi)銷(xiāo)，每個(gè)通道的輸出數(shù)據(jù)為12位字。它采用TQFP - 32封裝，工作溫度范圍為 - 40°C至 + 85°C。

二、產(chǎn)品特性

2.1 高性能指標(biāo)

• 分辨率：12位分辨率，能夠提供較為精確的數(shù)字輸出。
• 采樣率：有效采樣率可達(dá)1MHz，每個(gè)通道總吞吐量為2μs。
• 低功耗：功耗僅為40mW，適合對(duì)功耗要求較高的應(yīng)用場(chǎng)景。
• 無(wú)丟失碼：保證了轉(zhuǎn)換結(jié)果的準(zhǔn)確性和可靠性。

2.2 輸入特性

• 全差分輸入：4個(gè)全差分輸入通道，能有效抑制共模噪聲。
• 輸入范圍：模擬輸入電壓范圍為 - VREF至 + VREF，以?xún)?nèi)部 + 2.5V參考電壓為中心。

2.3 接口特性

• 并行接口：提供并行接口和控制輸入，便于與其他設(shè)備連接，減少軟件開(kāi)銷(xiāo)。

三、應(yīng)用領(lǐng)域

ADS7862適用于多種應(yīng)用場(chǎng)景，如電機(jī)控制、多軸定位系統(tǒng)和三相功率控制等。在這些應(yīng)用中，其高速同步采樣和高精度轉(zhuǎn)換的特性能夠滿(mǎn)足對(duì)信號(hào)實(shí)時(shí)采集和處理的要求。

四、技術(shù)細(xì)節(jié)分析

4.1 參考電壓

ADS7862的內(nèi)部參考電壓為 + 2.5V，通過(guò)將REF_OUT引腳（引腳2）直接連接到REF_IN引腳（引腳1），可為芯片提供內(nèi)部參考電壓。同時(shí)，該芯片也支持使用1.2V至2.6V的外部參考電壓，對(duì)應(yīng)全量程范圍為2.4V至5.2V。內(nèi)部參考是雙緩沖的，若使用內(nèi)部參考驅(qū)動(dòng)外部負(fù)載，參考和負(fù)載之間有緩沖，典型可提供2mA電流，負(fù)載電容不超過(guò)100pF；若使用外部參考，第二個(gè)緩沖提供外部參考和CDAC之間的隔離，并在轉(zhuǎn)換期間為CDAC的所有電容充電。

4.2 模擬輸入

模擬輸入為雙極性和全差分，驅(qū)動(dòng)方式有單端和差分兩種。單端輸入時(shí)， - IN輸入保持在共模電壓， + IN輸入圍繞相同共模電壓擺動(dòng)，峰 - 峰幅度為（共模 + VREF）和（共模 - VREF），VREF的值決定共模電壓的變化范圍。差分輸入時(shí)，輸入幅度為 + IN和 - IN輸入之差，每個(gè)輸入的峰 - 峰幅度為 ± 1 / 2 VREF圍繞共模電壓，由于輸入相位相差180°，差分電壓的峰 - 峰幅度為 - VREF至 + VREF。轉(zhuǎn)換通過(guò)將CONVST引腳拉低至少15ns來(lái)啟動(dòng)，此時(shí)兩個(gè)采樣保持放大器同時(shí)進(jìn)入保持狀態(tài)，轉(zhuǎn)換過(guò)程在兩個(gè)通道同時(shí)開(kāi)始，BUSY輸出變高并在轉(zhuǎn)換周期內(nèi)保持高電平。

4.3 采樣保持部分

采樣保持放大器使A/D能夠?qū)M(mǎn)量程幅度的輸入正弦波準(zhǔn)確轉(zhuǎn)換為12位精度。即使A/D以500kHz的最大吞吐量速率運(yùn)行，采樣保持的輸入帶寬也大于A/D的奈奎斯特速率（奈奎斯特速率等于采樣率的一半），典型小信號(hào)帶寬為40MHz。典型孔徑延遲時(shí)間（即CONVST脈沖后從采樣模式切換到保持模式所需的時(shí)間）為3.5ns，重復(fù)孔徑延遲值的平均差值（即孔徑抖動(dòng)）典型為50ps，這保證了ADS7862能在同一時(shí)刻準(zhǔn)確捕獲交流輸入信號(hào)。

4.4 噪聲性能

通過(guò)對(duì)直流輸入進(jìn)行8000次轉(zhuǎn)換后的直方圖分析，顯示了ADS7862出色的噪聲性能。在大多數(shù)轉(zhuǎn)換中，輸出代碼結(jié)果一致，僅有一次轉(zhuǎn)換出現(xiàn)了微小偏差。

4.5 雙極性輸入

ADS7862的差分輸入設(shè)計(jì)用于接受?chē)@內(nèi)部參考電壓（2.5V）的雙極性輸入（ - VREF和 + VREF），對(duì)應(yīng)0V至5V的輸入范圍（2.5V參考）。通過(guò)一個(gè)簡(jiǎn)單的運(yùn)算放大器電路，使用一個(gè)放大器和四個(gè)外部電阻，可將ADS7862配置為接受常規(guī)的 ± 2.5V、 ± 5V和 ± 10V輸入范圍。

4.6 時(shí)序和控制

ADS7862使用外部時(shí)鐘（CLOCK引腳19）控制CDAC的轉(zhuǎn)換速率。8MHz外部時(shí)鐘時(shí)，A/D采樣率為500kHz，對(duì)應(yīng)最大吞吐量時(shí)間為2μs。轉(zhuǎn)換模式、基本讀寫(xiě)功能以及啟動(dòng)轉(zhuǎn)換等操作都有明確的時(shí)序要求，詳細(xì)的時(shí)序圖和說(shuō)明有助于工程師準(zhǔn)確設(shè)計(jì)和調(diào)試電路。例如，CONVST引腳拉低至少5ns后可拉高，ADS7862在CONVST命令下降沿從采樣模式切換到保持模式，外部時(shí)鐘第一個(gè)上升沿后開(kāi)始轉(zhuǎn)換，A0輸入需在CONVST引腳拉低前250ns選定，BUSY輸出在CONVST拉低后立即變高，轉(zhuǎn)換結(jié)束后變低。

五、布局注意事項(xiàng)

為了實(shí)現(xiàn)ADS7862的最佳性能，物理布局至關(guān)重要，特別是當(dāng)CLOCK輸入接近最大吞吐量速率時(shí)。基本的逐次逼近寄存器（SAR）架構(gòu)對(duì)電源、參考、接地連接和數(shù)字輸入上的毛刺或突然變化很敏感，這些變化可能會(huì)影響模擬比較器輸出鎖存前的轉(zhuǎn)換結(jié)果。因此，為ADS7862供電應(yīng)干凈且有良好的旁路，在靠近器件處放置0.1μF陶瓷旁路電容，還可推薦使用1μF至10μF電容，必要時(shí)使用更大電容和5Ω或10Ω串聯(lián)電阻對(duì)噪聲電源進(jìn)行低通濾波。AGND和DGND引腳應(yīng)連接到干凈的接地點(diǎn)，理想布局應(yīng)包括專(zhuān)門(mén)用于轉(zhuǎn)換器和相關(guān)模擬電路的模擬接地平面。

六、總結(jié)

ADS7862以其高速、低功耗、高精度和出色的抗干擾能力，成為電子工程師在設(shè)計(jì)中值得考慮的A/D轉(zhuǎn)換器之一。通過(guò)深入了解其特性、技術(shù)細(xì)節(jié)和布局要求，工程師可以更好地發(fā)揮該芯片的性能，滿(mǎn)足不同應(yīng)用場(chǎng)景的需求。在實(shí)際應(yīng)用中，你是否遇到過(guò)類(lèi)似A/D轉(zhuǎn)換器的使用問(wèn)題？你又是如何解決的呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。