德州儀器ADS804：高性能12位ADC的深度解析

在電子設(shè)計(jì)領(lǐng)域，模擬 - 數(shù)字轉(zhuǎn)換器（ADC）是連接現(xiàn)實(shí)模擬世界與數(shù)字處理系統(tǒng)的橋梁。德州儀器的ADS804作為一款高性能的12位ADC，以其出色的性能和靈活的設(shè)計(jì)特點(diǎn)，在眾多應(yīng)用場(chǎng)景中發(fā)揮著重要作用。

文件下載：ads804.pdf

一、器件概述與亮點(diǎn)特性

1. 基本參數(shù)與性能指標(biāo)

ADS804是一款高速、高動(dòng)態(tài)范圍的12位流水線式ADC。它具有高達(dá)10MHz的采樣率，能快速精準(zhǔn)地將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。在性能指標(biāo)方面表現(xiàn)卓越，無(wú)雜散動(dòng)態(tài)范圍（SFDR）在奈奎斯特頻率下可達(dá)80dB，信噪（SNR）比為69dB，低功耗僅180mW，差分線性誤差（DLE）低至±0.3LSB。這樣的高性能指標(biāo)使它能夠滿足各種復(fù)雜應(yīng)用對(duì)信號(hào)轉(zhuǎn)換精度和速度的要求。

2. 靈活輸入范圍與過(guò)范圍指示

ADS804提供內(nèi)部參考，可靈活編程輸入范圍。它既可以選擇2Vp-p輸入范圍以獲得最佳雜散性能和易于驅(qū)動(dòng)的優(yōu)勢(shì)，也能采用5Vp-p輸入范圍以實(shí)現(xiàn)0.09LSBs rms的最低輸入?yún)⒖荚肼?，從而提供卓越的成像性能。此外，還能將輸入范圍設(shè)置在2Vp-p和5Vp-p之間，或者使用外部參考。同時(shí)，它具備過(guò)范圍指示標(biāo)志（OVR），當(dāng)輸入信號(hào)超出轉(zhuǎn)換器的滿量程輸入范圍時(shí)，該標(biāo)志可以觸發(fā)，用于降低前端增益調(diào)節(jié)電路的增益。

3. 應(yīng)用領(lǐng)域廣泛

憑借其出色的性能，ADS804適用于多種領(lǐng)域，如中頻（IF）和基帶數(shù)字化、CCD成像掃描儀、測(cè)試儀器等。在通信領(lǐng)域，它的高SFDR和SNR能提供足夠的裕量，確保信號(hào)的準(zhǔn)確轉(zhuǎn)換和傳輸；在醫(yī)療成像和視頻應(yīng)用中，低失真和高分辨率的特性有助于獲取清晰準(zhǔn)確的圖像信息；而在測(cè)試儀器中，其高精度和快速采樣能力則能保證測(cè)量結(jié)果的可靠性。

二、電氣特性與引腳配置

1. 電氣特性詳解

在電氣特性方面，ADS804在全指定溫度范圍（ - 40°C至+85°C）、 $V_{S}= + 5V$ 、指定單端輸入范圍為1.5V至3.5V、采樣率為5MHz或10MHz的條件下，各項(xiàng)參數(shù)表現(xiàn)穩(wěn)定。其分辨率為12位，采樣率最高可達(dá)10M Samples/s，數(shù)據(jù)延遲為6個(gè)時(shí)鐘周期。模擬輸入方面，單端輸入范圍可在1.5V - 3.5V之間，還可選擇其他范圍，輸入阻抗為16MΩ，跟蹤模式輸入帶寬為270MHz。動(dòng)態(tài)特性上，差分線性誤差最大為±0.75LSB，無(wú)漏碼現(xiàn)象，在4.8MHz的信號(hào)頻率下，SFDR可達(dá)80dB，SNR為69dB。

2. 引腳配置與功能

ADS804采用SSOP - 28封裝，其引腳配置具有明確的功能定義。例如，OVR引腳作為過(guò)范圍指示，方便監(jiān)測(cè)輸入信號(hào)是否超出范圍；CLK引腳為轉(zhuǎn)換時(shí)鐘輸入，控制著ADC的采樣節(jié)奏；OE引腳用于輸出使能，可設(shè)置輸出的高阻態(tài)或正常工作狀態(tài)；+Vs為+5V電源引腳，GND為接地引腳；SEL引腳用于輸入范圍選擇，VREF引腳用于參考電壓選擇等。通過(guò)合理連接這些引腳，可以實(shí)現(xiàn)不同的輸入范圍和工作模式。

三、典型特性與性能曲線

1. 性能隨條件變化情況

在全指定溫度范圍、 $V_{S}= + 5V$ 、指定單端輸入范圍為1.5V至3.5V、采樣率為10MHz的條件下，ADS804的典型特性曲線展示了其性能隨不同參數(shù)的變化情況。從功率耗散與溫度的曲線可以看出，隨著溫度的升高，功率耗散會(huì)有所增加，但整體仍在可接受范圍內(nèi)。輸出噪聲直方圖則反映了在直流輸入情況下，輸出噪聲的分布情況，有助于評(píng)估ADC在實(shí)際應(yīng)用中的噪聲性能。

2. 對(duì)設(shè)計(jì)的指導(dǎo)意義

這些典型特性曲線為工程師在實(shí)際設(shè)計(jì)中提供了重要的參考依據(jù)。例如，在高溫環(huán)境下使用時(shí)，可以根據(jù)功率耗散曲線合理設(shè)計(jì)散熱方案，保證器件的穩(wěn)定性；根據(jù)輸出噪聲直方圖，選擇合適的抗干擾措施，提高系統(tǒng)的信噪比。

四、應(yīng)用電路設(shè)計(jì)與注意事項(xiàng)

1. 模擬輸入驅(qū)動(dòng)方式

ADS804的模擬輸入可以采用單端或差分驅(qū)動(dòng)方式，這里重點(diǎn)討論單端配置。單端配置實(shí)現(xiàn)相對(duì)容易，且ADS804的額定規(guī)格也是基于單端工作模式進(jìn)行表征的。

• AC耦合輸入配置：這是最常見(jiàn)的接口配置之一。通過(guò)將 $V{REF}$ 引腳連接到SEL引腳，可定義滿量程輸入范圍為2Vp - p。使用低失真電壓反饋放大器OPA642將信號(hào)以單端形式交流耦合到ADS804。為了使輸入信號(hào)滿足ADC的輸入范圍要求，需要對(duì)放大器的零中心模擬信號(hào)進(jìn)行電平偏移，可通過(guò)在驅(qū)動(dòng)放大器輸出和轉(zhuǎn)換器輸入之間使用直流阻斷電容來(lái)實(shí)現(xiàn)。同時(shí)，使用兩個(gè)2kΩ的電阻對(duì)創(chuàng)建約+2.5V的共模電壓，為ADS804的輸入提供必要的直流偏置。交流耦合的優(yōu)點(diǎn)是驅(qū)動(dòng)放大器仍以基于地的信號(hào)擺幅工作，能保持失真性能最優(yōu)，因?yàn)樾盘?hào)擺幅在運(yùn)算放大器的線性區(qū)域內(nèi)，且能保持與電源軌之間足夠的裕量。此外，在運(yùn)算放大器輸出和ADS804輸入之間添加一個(gè)小的串聯(lián)電阻（$R{S}$）有助于解耦運(yùn)算放大器輸出與容性負(fù)載，避免增益峰值導(dǎo)致的噪聲增加，為了獲得最佳的雜散和失真性能，電阻值應(yīng)保持在100Ω以下。
• DC耦合無(wú)電平偏移：在某些應(yīng)用中，模擬輸入信號(hào)可能已經(jīng)偏置在符合ADS804所選輸入范圍和參考電平的水平。此時(shí)，只需為所選輸入提供足夠低的源阻抗即可。由于寬帶運(yùn)算放大器在寬頻率范圍內(nèi)輸出阻抗較低，因此應(yīng)優(yōu)先考慮使用。對(duì)于需要驅(qū)動(dòng)放大器提供信號(hào)放大（增益≥3）的應(yīng)用，可以考慮使用去補(bǔ)償電壓反饋運(yùn)算放大器OPA643。
• DC耦合有電平偏移：當(dāng)信號(hào)路徑帶寬需要包含直流成分時(shí)，需要將信號(hào)直流耦合到ADC。這就要求接口電路提供直流電平偏移。例如，使用一個(gè)運(yùn)算放大器將零中心輸入信號(hào)與所需的直流偏移相加，以實(shí)現(xiàn)直流電平的調(diào)整。常見(jiàn)的做法是讓ADS804以+2.5V的共模電壓工作，可通過(guò)在電阻梯的中點(diǎn)建立該電壓并連接到轉(zhuǎn)換器的IN輸入來(lái)實(shí)現(xiàn)。放大器A1采用反相配置，通過(guò)電阻$R{1}$和$R{2}$設(shè)置其直流偏置電平。由于運(yùn)算放大器的噪聲增益為+2V/V，假設(shè)$R{F}=R{IN}$，則施加到其同相輸入的直流偏移電壓需分壓至+1.25V，以產(chǎn)生+2.5V的直流輸出電壓。
• 單端 - 差分配置（變壓器耦合）：在選擇適合ADS804的接口電路時(shí)，需要明確性能要求。如果應(yīng)用需要交流耦合輸入，還需確定信號(hào)施加方式是單端還是差分。差分輸入配置在實(shí)現(xiàn)良好的SFDR性能方面具有明顯優(yōu)勢(shì)，因?yàn)樵诓罘帜Ｊ较?，信?hào)擺幅可降低至單端驅(qū)動(dòng)所需擺幅的一半，同時(shí)還能減少偶次諧波。建議的變壓器耦合接口電路中，應(yīng)設(shè)置跨次級(jí)側(cè)的電阻（$R{T}$）以實(shí)現(xiàn)輸入阻抗匹配，例如$R{T}=n^{2} cdot R_{G}$。

2. 參考操作與輸入范圍選擇

ADS804集成了帶隙參考電路，可通過(guò)簡(jiǎn)單選擇相應(yīng)的引腳配置提供+1V或+2.5V的參考輸出。也可以使用兩個(gè)外部電阻生成不同的參考電壓，以設(shè)置內(nèi)部參考緩沖器的不同增益。為了獲得更高的設(shè)計(jì)靈活性，還可以關(guān)閉內(nèi)部參考，使用外部參考電壓。在選擇輸入范圍和參考時(shí)，可以參考不同的電路示例。例如，當(dāng)使用內(nèi)部參考時(shí)，有0V至5V、1.5V至3.5V、1V至4V等常見(jiàn)輸入范圍的電路配置；當(dāng)需要使用外部參考時(shí)，可通過(guò)將SEL引腳連接到$+V{S}$來(lái)關(guān)閉內(nèi)部參考，同時(shí)使用外部參考驅(qū)動(dòng)$V{REF}$引腳。

3. 數(shù)字輸入輸出與其他注意事項(xiàng)

• 數(shù)字輸入輸出：ADS804的數(shù)字輸入與CMOS邏輯兼容，數(shù)字輸出與高速TTL和CMOS邏輯家族兼容。數(shù)字輸出的驅(qū)動(dòng)級(jí)通過(guò)單獨(dú)的電源引腳VDRV供電，可通過(guò)調(diào)整VDRV上的電壓來(lái)改變數(shù)字輸出電平，因此可以在+5V模擬電源下工作，同時(shí)將數(shù)字輸出連接到3V邏輯。為了保證性能，建議將數(shù)據(jù)線上的電容負(fù)載保持在盡可能低的水平（≤ 15pF），必要時(shí)可使用外部緩沖器或鎖存器，以及在每個(gè)數(shù)據(jù)線上串聯(lián)電阻，以限制輸出級(jí)為寄生電容充電時(shí)所需的瞬時(shí)電流。
• 接地與去耦：對(duì)于高頻設(shè)計(jì)，正確的接地和旁路、短引線長(zhǎng)度以及使用接地平面尤為重要。建議使用多層PCB以獲得最佳性能，因?yàn)槎鄬影蹇梢宰钚』拥刈杩?，通過(guò)接地層分隔信號(hào)層。ADS804的模擬和數(shù)字接地引腳應(yīng)在IC處連接在一起，并僅連接到系統(tǒng)的模擬地。
• 時(shí)鐘輸入要求：時(shí)鐘抖動(dòng)對(duì)高速、高分辨率ADC的SNR性能至關(guān)重要，它會(huì)導(dǎo)致孔徑抖動(dòng)，增加轉(zhuǎn)換信號(hào)的噪聲。ADS804在CLK輸入的上升沿對(duì)輸入信號(hào)進(jìn)行采樣，因此該上升沿應(yīng)具有盡可能低的抖動(dòng)?？赏ㄟ^(guò)公式$JitterSNR = 20 log frac{1}{2 pi f{IN} t{A}}$計(jì)算抖動(dòng)噪聲對(duì)總SNR的貢獻(xiàn)，如果該值接近系統(tǒng)要求，則必須降低輸入時(shí)鐘抖動(dòng)。在欠采樣應(yīng)用中，應(yīng)特別注意時(shí)鐘抖動(dòng)，將時(shí)鐘輸入視為模擬輸入，以實(shí)現(xiàn)最高性能。在高采樣率數(shù)字化時(shí)，時(shí)鐘應(yīng)具有50%的占空比（$t{H}=t{L}$），上升和下降時(shí)間應(yīng)小于2ns。

五、總結(jié)與展望

ADS804作為一款高性能的12位ADC，憑借其出色的性能指標(biāo)、靈活的輸入范圍和參考配置、豐富的應(yīng)用電路選擇以及對(duì)各種工作條件的良好適應(yīng)性，在電子設(shè)計(jì)領(lǐng)域具有廣泛的應(yīng)用前景。在實(shí)際設(shè)計(jì)過(guò)程中，工程師需要根據(jù)具體的應(yīng)用需求，合理選擇輸入范圍、參考配置和驅(qū)動(dòng)電路，同時(shí)注意接地、去耦和時(shí)鐘輸入等方面的要求，以充分發(fā)揮ADS804的性能優(yōu)勢(shì)，設(shè)計(jì)出高質(zhì)量的電子系統(tǒng)。隨著電子技術(shù)的不斷發(fā)展，相信類似ADS804這樣的高性能ADC將在更多領(lǐng)域得到應(yīng)用，并不斷推動(dòng)相關(guān)技術(shù)的進(jìn)步。你在使用ADS804或其他ADC時(shí)遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享交流。