SNx5LVDx3xx高速差分線路接收器詳解

在高速數(shù)據(jù)傳輸領(lǐng)域，低電壓差分信號(hào)（LVDS）技術(shù)憑借其低功耗、高速度和抗干擾能力強(qiáng)等優(yōu)點(diǎn)，得到了廣泛應(yīng)用。德州儀器（TI）的SNx5LVDx3xx系列高速差分線路接收器，就是LVDS技術(shù)的典型代表。本文將對(duì)該系列接收器進(jìn)行詳細(xì)介紹，包括其特點(diǎn)、應(yīng)用、電氣特性等方面，希望能為電子工程師們?cè)?a href="http://www.makelele.cn/soft/data/61-62/" target="_blank">設(shè)計(jì)相關(guān)電路時(shí)提供一些參考。

文件下載：sn75lvdt390.pdf

一、產(chǎn)品概述

SNx5LVDx3xx系列包括SN65LVDS386、SN65LVDS388A、SN65LVDS390等型號(hào)，以及帶有集成終端電阻的SNx5LVDT3xx型號(hào)。這些接收器可提供4路（'390）、8路（'388A）或16路（'386）線路接收功能，滿足不同應(yīng)用場(chǎng)景的需求。

1.1 主要特點(diǎn)

• 符合標(biāo)準(zhǔn)：滿足或超越ANSI TIA/EIA - 644標(biāo)準(zhǔn)要求，確保了與其他LVDS設(shè)備的兼容性。
• 集成終端電阻：LVDT產(chǎn)品集成了110Ω線路終端電阻，可消除外部電阻，簡(jiǎn)化設(shè)計(jì)并提高信號(hào)完整性。
• 高速信號(hào)傳輸：設(shè)計(jì)用于高達(dá)250 Mbps的信號(hào)速率，能夠?qū)崿F(xiàn)高速數(shù)據(jù)傳輸。
• ESD保護(hù)：SN65版本的總線終端ESD超過15 kV，增強(qiáng)了設(shè)備的抗靜電能力。
• 單電源供電：可由單一3.3 V電源供電，降低了電源設(shè)計(jì)的復(fù)雜度。
• 低傳播延遲：典型傳播延遲時(shí)間為2.6 ns，輸出偏斜僅100 ps（典型值），器件間偏斜小于1 ns，保證了信號(hào)的精確傳輸。
• 5 - V容限：LVTTL電平具有5 - V容限，提高了與其他電路的兼容性。
• 開路故障保護(hù)：具備開路故障保護(hù)功能，確保在輸入開路時(shí)輸出穩(wěn)定。

1.2 應(yīng)用領(lǐng)域

該系列接收器適用于多種領(lǐng)域，包括無(wú)線基礎(chǔ)設(shè)施、電信基礎(chǔ)設(shè)施和打印機(jī)等，可用于點(diǎn)到點(diǎn)基帶數(shù)據(jù)傳輸，如印刷電路板走線、背板或電纜等受控阻抗介質(zhì)上的數(shù)據(jù)傳輸。

二、產(chǎn)品詳細(xì)介紹

2.1 功能框圖

SNx5LVDx3xx接收器的功能框圖展示了其內(nèi)部結(jié)構(gòu)。輸入信號(hào)為差分LVDS信號(hào)，經(jīng)過接收器處理后輸出LVTTL數(shù)字信號(hào)。不同型號(hào)的接收器在通道數(shù)量和功能上有所差異，但基本原理相同。

2.2 特性描述

2.2.1 接收器輸出狀態(tài)

當(dāng)接收器差分輸入信號(hào)大于100 mV時(shí)，輸出為高電平；當(dāng)差分輸入電壓低于 - 100 mV時(shí)，輸出為低電平；當(dāng)輸入電壓在 - 100 mV至100 mV之間時(shí)，輸出狀態(tài)不確定。當(dāng)接收器禁用時(shí)，輸出為高阻抗?fàn)顟B(tài)。

2.2.2 接收器開路故障保護(hù)

在差分信號(hào)應(yīng)用中，當(dāng)信號(hào)對(duì)無(wú)差分電壓時(shí)，系統(tǒng)的響應(yīng)是一個(gè)常見問題。SNx5LVDx3xx接收器在輸入開路時(shí)，通過300 kΩ電阻將信號(hào)對(duì)的每條線拉至接近VCC，利用與門檢測(cè)該條件并強(qiáng)制輸出為高電平，確保了輸出的穩(wěn)定性。

2.2.3 共模范圍

接收器的輸入共模范圍為? × VID V至2.4 - ? × VID V。只要輸入信號(hào)在該范圍內(nèi)且差分幅度大于或等于100 mV，接收器就能正確輸出LVDS總線狀態(tài)。

2.2.4 通用比較器功能

SNx5LVDx3xx接收器不僅符合LVDS標(biāo)準(zhǔn)，還可應(yīng)用于更廣泛的信號(hào)。只要輸入信號(hào)在所需的差分和共模電壓范圍內(nèi)，輸出就能忠實(shí)反映輸入信號(hào)。

2.2.5 接收器等效原理圖

接收器的輸入為高阻抗差分對(duì)，SNx5LVDT3xx型號(hào)還在輸入端口跨接了110Ω內(nèi)部終端電阻。每個(gè)輸入還包含7 - V齊納二極管用于ESD保護(hù)，輸出結(jié)構(gòu)為帶有附加齊納二極管的CMOS反相器，進(jìn)一步增強(qiáng)了ESD保護(hù)能力。

2.3 設(shè)備功能模式

根據(jù)功能表，接收器的輸出狀態(tài)取決于差分輸入和使能信號(hào)。當(dāng)差分輸入滿足一定條件且使能信號(hào)為高電平時(shí)，輸出相應(yīng)的高或低電平；當(dāng)使能信號(hào)為低電平時(shí)，輸出為高阻抗?fàn)顟B(tài)；當(dāng)輸入開路且使能信號(hào)為高電平時(shí)，輸出為高電平。

三、應(yīng)用與實(shí)現(xiàn)

3.1 應(yīng)用信息

SNx5LVDx3xx接收器通常作為高速、點(diǎn)到點(diǎn)數(shù)據(jù)傳輸?shù)臉?gòu)建模塊，適用于地面差異小于1 V的場(chǎng)景。LVDS驅(qū)動(dòng)器和接收器提供了高速信號(hào)速率，且無(wú)需ECL類設(shè)備的高功耗和雙電源要求。

3.2 典型應(yīng)用

3.2.1 點(diǎn)到點(diǎn)通信

點(diǎn)到點(diǎn)通信是LVDS緩沖器最基本的應(yīng)用，由單個(gè)發(fā)射器（驅(qū)動(dòng)器）和單個(gè)接收器組成。驅(qū)動(dòng)器將單端輸入信號(hào)轉(zhuǎn)換為差分信號(hào)，通過100Ω特性阻抗的平衡互連介質(zhì)傳輸，接收器再將差分信號(hào)轉(zhuǎn)換為單端恢復(fù)信號(hào)。

在設(shè)計(jì)點(diǎn)到點(diǎn)通信系統(tǒng)時(shí)，需要考慮以下參數(shù)：

• 電源電壓：驅(qū)動(dòng)器和接收器的電源電壓范圍為3.0至3.6 V。
• 信號(hào)速率：驅(qū)動(dòng)器和接收器的信號(hào)速率可達(dá)DC至200 Mbps。
• 互連特性阻抗：互連介質(zhì)的特性阻抗應(yīng)為100Ω，終端電阻應(yīng)與之匹配，范圍在90Ω至110Ω之間。
• 接地偏移：驅(qū)動(dòng)器和接收器之間的接地偏移應(yīng)在±1 V以內(nèi)。

詳細(xì)設(shè)計(jì)步驟包括：

• 驅(qū)動(dòng)器電源電壓：LVDS驅(qū)動(dòng)器可在3.0至3.6 V的單電源下工作，3.3 V電源時(shí)差分輸出電壓標(biāo)稱值為340 mV。
• 驅(qū)動(dòng)器旁路電容：旁路電容用于創(chuàng)建電源和地之間的低阻抗路徑，應(yīng)使用多層陶瓷芯片或表面貼裝電容（如0603或0805尺寸），以減小引線電感。
• 驅(qū)動(dòng)器輸出電壓：驅(qū)動(dòng)器的差分輸出電壓標(biāo)稱值為340 mV，峰 - 峰差分電壓為680 mV。
• 互連介質(zhì)：互連介質(zhì)可以是雙絞線、同軸電纜、扁平帶狀電纜或PCB走線，其特性阻抗應(yīng)在100Ω至120Ω之間，變化不超過10%。
• PCB傳輸線：PCB傳輸線有微帶線和帶狀線兩種拓?fù)浣Y(jié)構(gòu)。微帶線是PCB外層的走線，帶狀線是兩層接地平面之間的走線。TI建議在可能的情況下，將LVDS信號(hào)路由在微帶傳輸線上。
• 終端電阻：終端電阻應(yīng)與傳輸線的特性阻抗匹配，且應(yīng)盡可能靠近接收器，以減小電阻到接收器的短線長(zhǎng)度。

3.2.2 多點(diǎn)通信

多點(diǎn)通信拓?fù)渲?，一個(gè)驅(qū)動(dòng)器和共享總線連接多個(gè)接收器（最多32個(gè)）。在設(shè)計(jì)多點(diǎn)通信系統(tǒng)時(shí)，除了考慮點(diǎn)到點(diǎn)通信的參數(shù)外，還需要注意互連介質(zhì)的特性。

多點(diǎn)系統(tǒng)的互連與點(diǎn)到點(diǎn)系統(tǒng)有很大不同。在基本的多點(diǎn)系統(tǒng)中，驅(qū)動(dòng)器位于總線一端，多個(gè)接收器節(jié)點(diǎn)從主線分支出來，總線末端需要一個(gè)終端電阻。然而，這種布局存在一些局限性，如驅(qū)動(dòng)器位置的靈活性較差，節(jié)點(diǎn)分支會(huì)產(chǎn)生短線，影響總線的負(fù)載阻抗。

為了減少反射，應(yīng)盡量減小短線長(zhǎng)度，并根據(jù)總線的負(fù)載情況調(diào)整終端電阻的阻值。

四、電源供應(yīng)與布局建議

4.1 電源供應(yīng)建議

SNx5LVDx3xx系列的LVDS驅(qū)動(dòng)器和接收器設(shè)計(jì)為單電源供電，電源電壓范圍為2.4 V至3.6 V。在實(shí)際應(yīng)用中，驅(qū)動(dòng)器和接收器可能位于不同的電路板或設(shè)備上，應(yīng)使用板級(jí)和本地設(shè)備級(jí)旁路電容，以確保電源的穩(wěn)定性。

4.2 布局指南

4.2.1 微帶線與帶狀線拓?fù)?/h4>

PCB通常提供微帶線和帶狀線兩種傳輸線選項(xiàng)。微帶線是PCB外層的走線，帶狀線是兩層接地平面之間的走線。雖然帶狀線具有較低的輻射和抗干擾能力，但從高速傳輸?shù)慕嵌瓤紤]，TI建議在可能的情況下將LVDS信號(hào)路由在微帶傳輸線上。

4.2.2 電介質(zhì)類型與電路板結(jié)構(gòu)

對(duì)于LVDS信號(hào)，F(xiàn)R - 4或等效材料通常能提供足夠的性能。如果TTL/CMOS信號(hào)的上升和下降時(shí)間小于500 ps，則建議使用介電常數(shù)接近3.4的材料，如Rogers?4350或Nelco N4000 - 13。

在電路板結(jié)構(gòu)方面，應(yīng)注意銅的重量、鍍層厚度、焊料掩膜等參數(shù)，以確保信號(hào)的傳輸質(zhì)量。

4.2.3 推薦堆疊布局

為了減少TTL/CMOS與LVDS信號(hào)之間的串?dāng)_，建議使用至少兩層獨(dú)立的信號(hào)平面。常見的堆疊配置包括四層和六層電路板，通過合理安排信號(hào)層、接地平面和電源平面，可以提高信號(hào)的完整性。

4.2.4 走線間距

為了減少串?dāng)_，單端走線和差分對(duì)之間應(yīng)保持至少兩到三倍單個(gè)走線寬度的間距。對(duì)于長(zhǎng)距離平行走線，應(yīng)增加信號(hào)路徑之間的間距。同時(shí)，應(yīng)避免使用自動(dòng)布線器，因?yàn)樗鼈兛赡軣o(wú)法考慮到所有影響串?dāng)_和信號(hào)反射的因素。

4.2.5 串?dāng)_與接地反彈最小化

為了減少串?dāng)_，應(yīng)提供盡可能靠近原始走線的高頻電流返回路徑，通常使用接地平面來實(shí)現(xiàn)。同時(shí)，應(yīng)盡量縮短走線長(zhǎng)度，并保持接地平面的連續(xù)性，以減少電磁輻射和接地反彈。

五、設(shè)備與文檔支持

5.1 設(shè)備支持

TI不保證第三方產(chǎn)品或服務(wù)的適用性，如需了解其他LVDS產(chǎn)品和應(yīng)用筆記，可訪問TI網(wǎng)站。

5.2 文檔支持

該設(shè)備提供IBIS建模，如需更多信息可聯(lián)系當(dāng)?shù)豑I銷售辦公室或訪問TI網(wǎng)站。此外，還提供了一系列相關(guān)文檔，如低電壓差分信號(hào)設(shè)計(jì)筆記、TIA/EIA - 644接口電路等，為工程師提供了豐富的設(shè)計(jì)參考。

5.3 相關(guān)鏈接

文檔中提供了各型號(hào)產(chǎn)品的相關(guān)鏈接，包括產(chǎn)品文件夾、樣品購(gòu)買、技術(shù)文檔、工具與軟件以及支持與社區(qū)等方面的鏈接，方便工程師獲取所需信息。

5.4 靜電放電注意事項(xiàng)

這些設(shè)備的內(nèi)置ESD保護(hù)有限，在存儲(chǔ)或處理時(shí)，應(yīng)將引腳短路或放置在導(dǎo)電泡沫中，以防止MOS柵極受到靜電損壞。

六、機(jī)械、包裝與訂購(gòu)信息

文檔提供了各型號(hào)產(chǎn)品的機(jī)械、包裝和訂購(gòu)信息，包括封裝類型、引腳數(shù)量、包裝數(shù)量、載體類型、RoHS合規(guī)性、引腳鍍層材料、MSL評(píng)級(jí)和峰值回流溫度等，方便工程師進(jìn)行產(chǎn)品選型和訂購(gòu)。

七、總結(jié)

SNx5LVDx3xx系列高速差分線路接收器具有高速、低功耗、抗干擾能力強(qiáng)等優(yōu)點(diǎn)，適用于多種高速數(shù)據(jù)傳輸應(yīng)用。在設(shè)計(jì)過程中，工程師需要根據(jù)具體應(yīng)用場(chǎng)景，合理選擇產(chǎn)品型號(hào)，并注意電源供應(yīng)、布局設(shè)計(jì)等方面的問題，以確保系統(tǒng)的性能和穩(wěn)定性。希望本文能為電子工程師們?cè)谑褂迷撓盗薪邮掌鲿r(shí)提供有益的參考。你在實(shí)際應(yīng)用中是否遇到過類似產(chǎn)品的設(shè)計(jì)問題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。