深入解析SN65LVDS93 LVDS串行器：特性、應(yīng)用與設(shè)計(jì)要點(diǎn)

在電子工程師的日常工作中，選擇合適的芯片來實(shí)現(xiàn)高效的數(shù)據(jù)傳輸至關(guān)重要。今天，我們就來詳細(xì)探討一下德州儀器（TI）的SN65LVDS93 LVDS串行器，看看它有哪些特性、適用于哪些應(yīng)用場景，以及在設(shè)計(jì)時(shí)需要注意的要點(diǎn)。

文件下載：sn65lvds93.pdf

一、SN65LVDS93簡介

SN65LVDS93是一款LVDS（低電壓差分信號）串行器，它可以將28位單端LVTTL（低電壓晶體管 - 晶體管邏輯）數(shù)據(jù)同步傳輸?shù)轿鍌€(gè)平衡對導(dǎo)體上，供兼容的接收器（如SN65LVDS94）接收。該芯片集成了四個(gè)7位并行加載串行輸出移位寄存器、一個(gè)7倍時(shí)鐘合成器和五個(gè)LVDS驅(qū)動(dòng)器，具有諸多出色的特性。

二、特性亮點(diǎn)

1. 高速數(shù)據(jù)壓縮與傳輸

支持28:4的數(shù)據(jù)通道壓縮，吞吐量高達(dá)1.904Gbps，非常適合點(diǎn)對點(diǎn)子系統(tǒng)通信，并且具有極低的電磁干擾（EMI），能有效減少對其他設(shè)備的干擾。

2. 靈活的時(shí)鐘觸發(fā)與輸入

輸入總線引腳可承受6kV的人體模型（HBM）靜電放電（ESD），增強(qiáng)了芯片的可靠性。輸入時(shí)鐘的上升或下降沿可通過CLKSEL引腳選擇觸發(fā)，為設(shè)計(jì)提供了更多的靈活性。

3. 低功耗與寬工作范圍

僅需單3.3V電源供電，典型功耗為250mW，在禁用狀態(tài)下功耗小于1mW，有效降低了能源消耗。數(shù)據(jù)輸入具有5V容限，工作溫度范圍為 -40°C至85°C，適用于各種工業(yè)環(huán)境。

4. 無需外部組件

芯片內(nèi)部集成了鎖相環(huán)（PLL），無需外部組件，減少了電路板的空間占用和設(shè)計(jì)復(fù)雜度。輸出滿足或超過ANSI EIA/TIA - 644標(biāo)準(zhǔn)，保證了數(shù)據(jù)傳輸?shù)姆€(wěn)定性和兼容性。

三、工作原理

當(dāng)進(jìn)行數(shù)據(jù)傳輸時(shí)，數(shù)據(jù)位D0至D27在輸入時(shí)鐘信號（CLKIN）的邊沿被加載到寄存器中。CLKIN的頻率被乘以7倍，然后用于以7位切片的方式串行卸載數(shù)據(jù)寄存器。四個(gè)串行數(shù)據(jù)流和一個(gè)鎖相時(shí)鐘（CLKOUT）被輸出到LVDS輸出驅(qū)動(dòng)器，CLKOUT的頻率與CLKIN相同。用戶只需通過CLKSEL引腳選擇時(shí)鐘邊沿，并可使用SHTDN引腳進(jìn)行關(guān)機(jī)/清零操作，以降低功耗。

四、電氣特性與參數(shù)

1. 絕對最大額定值

• 電源電壓范圍：-0.5V至4V
• 輸出端子電壓范圍：-0.5V至Vcc + 0.5V
• 輸入端子電壓范圍：-0.5V至5.5V
• 靜電放電：不同類別引腳的ESD承受能力不同，如3A類為6kV等
• 工作溫度范圍：-40°C至85°C
• 存儲溫度范圍：-65°C至150°C

2. 推薦工作條件

• 電源電壓：3V至3.6V，典型值為3.3V
• 高電平輸入電壓：≥2V
• 低電平輸入電壓：≤0.8V
• 差分負(fù)載阻抗：90Ω至132Ω

3. 電氣參數(shù)

包括輸入電壓閾值、差分穩(wěn)態(tài)輸出電壓幅度、共模輸出電壓等一系列參數(shù)，這些參數(shù)在不同的測試條件下有明確的取值范圍，為設(shè)計(jì)提供了精確的參考。

五、應(yīng)用場景

1. 16位總線擴(kuò)展

在16位總線應(yīng)用中，TTL數(shù)據(jù)和時(shí)鐘從與背板總線接口的總線收發(fā)器到達(dá)LVDS串行器的并行輸入。芯片內(nèi)部的PLL將時(shí)鐘與輸入的并行數(shù)據(jù)同步，數(shù)據(jù)被復(fù)用并轉(zhuǎn)換為LVDS信號傳輸，在接收器端再轉(zhuǎn)換回TTL并解復(fù)用為并行格式。

2. 帶奇偶校驗(yàn)的16位總線擴(kuò)展

在上述應(yīng)用的基礎(chǔ)上，增加了奇偶校驗(yàn)位。發(fā)送端的收發(fā)器/奇偶生成器對LVTTL數(shù)據(jù)進(jìn)行奇偶計(jì)算，并將計(jì)算結(jié)果與數(shù)據(jù)一起傳輸?shù)浇邮掌鳌＝邮掌鬟M(jìn)行LVDS到LVTTL的轉(zhuǎn)換和奇偶計(jì)算，若檢測到不匹配則輸出奇偶錯(cuò)誤信號。

3. 虛擬背板收發(fā)器（VBT）

通過在子系統(tǒng)序列化鏈路的兩個(gè)方向上實(shí)現(xiàn)單個(gè)LVDS串行器芯片組，可以實(shí)現(xiàn)VBT的概念。設(shè)計(jì)師可以根據(jù)應(yīng)用需求選擇是否添加奇偶校驗(yàn)、延遲線等功能，并通過合理配置時(shí)鐘和控制線實(shí)現(xiàn)半雙工或全雙工操作。

六、設(shè)計(jì)要點(diǎn)與注意事項(xiàng)

1. 靜電防護(hù)

該芯片的內(nèi)置ESD保護(hù)有限，在存儲或處理時(shí)，應(yīng)將引腳短路或放置在導(dǎo)電泡沫中，以防止MOS柵極受到靜電損壞。

2. 電源與負(fù)載

確保電源電壓在推薦范圍內(nèi)，選擇合適的負(fù)載阻抗，以保證芯片的正常工作和數(shù)據(jù)傳輸?shù)姆€(wěn)定性。

3. 布局與布線

在電路板布局時(shí)，應(yīng)注意LVDS信號的差分對布線，盡量減少信號干擾和串?dāng)_。同時(shí)，參考示例電路板布局和焊盤設(shè)計(jì)，確保焊接質(zhì)量。

七、結(jié)語

SN65LVDS93是一款功能強(qiáng)大、性能出色的LVDS串行器，適用于多種數(shù)據(jù)傳輸應(yīng)用場景。在設(shè)計(jì)過程中，電子工程師需要充分了解其特性、參數(shù)和應(yīng)用要求，合理進(jìn)行電路設(shè)計(jì)和布局布線，以確保系統(tǒng)的穩(wěn)定性和可靠性。你在使用類似芯片時(shí)遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)和見解。