以下文章來源于逍遙設(shè)計自動化；作者逍遙科技

引言

人工智能、云計算和高性能計算的快速發(fā)展對現(xiàn)代數(shù)據(jù)中心的數(shù)據(jù)傳輸帶寬和能源效率提出了更高的要求。傳統(tǒng)的可插拔光學模塊雖然在維護和升級方面具有便利性，但隨著網(wǎng)絡(luò)交換機容量超過12.8太比特每秒，這些模塊已經(jīng)成為性能瓶頸。交換機ASIC與前面板光收發(fā)器之間的長電氣走線會引入顯著的插入損耗、串擾，功耗可達15到20皮焦耳每比特。光電共封裝技術(shù)和3D光電子集成技術(shù)為這些挑戰(zhàn)提供了新的解決方案，從根本上重新定義了光學組件和電子組件在單一封裝內(nèi)的協(xié)同工作方式[1]。

01從可插拔模塊到光電共封裝技術(shù)的演進

光電共封裝技術(shù)的發(fā)展歷程體現(xiàn)了對更高帶寬密度和更低功耗的持續(xù)追求。在2000年代初期，光收發(fā)器主要作為可插拔模塊存在于服務(wù)器板的外圍位置，遵循SFP和QSFP等標準，這些標準使得靈活部署和系統(tǒng)升級變得容易。然而，隨著總交換容量不斷攀升，ASIC與可插拔光模塊之間的電氣互連因為印刷電路板長走線上的插入損耗、串擾和高功耗而變得越來越成問題。

圖1：從可插拔收發(fā)器到光電共封裝技術(shù)的演進過程，顯示了光學和電氣組件如何隨時間逐步靠近ASIC，在每個階段都減少了互連長度并降低了功耗。

業(yè)界首先嘗試通過板上光學模塊來解決這些限制，將光引擎放置在與交換ASIC相同的電路板上，位置更靠近ASIC。這種方法縮短了電氣路徑長度，部分緩解了信號劣化問題，同時相比傳統(tǒng)可插拔模塊降低了能耗。盡管有這些改進，板上光學模塊設(shè)計仍然受到機械和熱約束的限制，這限制了其在需要多太比特總帶寬的下一代系統(tǒng)中的可擴展性。

光電共封裝技術(shù)將集成推向了新的高度，通過使用硅interposer、硅通孔和異質(zhì)集成方法，將光收發(fā)器直接安裝在與交換ASIC相同的封裝內(nèi)。通過在共同基板上將光學和電子器件緊密放置，光電共封裝技術(shù)將電氣鏈路長度大幅縮短至僅幾毫米，將能耗降低到5至10皮焦耳每比特的范圍，同時增強信號完整性，實現(xiàn)25.6太比特每秒及更高的總帶寬。

02理解2.5D和3D集成策略

從傳統(tǒng)2D封裝到先進的2.5D和3D集成的轉(zhuǎn)變代表了光電子集成芯片和電子集成線路在物理排列和電氣連接方式上的基礎(chǔ)性轉(zhuǎn)變。在傳統(tǒng)2D封裝中，光電子集成芯片和電子集成線路并排放置在共享基板上，通過引線鍵合或倒裝芯片技術(shù)連接。雖然這種方法在制造角度相對簡單，但較長的橫向互連限制了性能并增加了寄生損耗。

圖2：從2D到3D集成的電子和光電子集成芯片集成選項演進，顯示了每種方法如何通過日益復(fù)雜的封裝架構(gòu)減少互連長度并提高帶寬密度。

2.5D封裝在芯片和封裝基板之間引入了interposer層。這種interposer通常由硅或玻璃制成，包含硅通孔或玻璃通孔，在芯片之間實現(xiàn)高密度垂直連接和精細間距橫向布線。硅interposer提供出色的布線密度和精細間距連接，使其在高性能計算和GPU集成應(yīng)用中得到廣泛部署。然而，硅interposer成本較高，并且由于體硅層的存在可能帶來散熱挑戰(zhàn)。帶有玻璃通孔的玻璃interposer已經(jīng)成為有吸引力的替代方案，提供更低的射頻衰減、更好的機械性能，以及潛在的更低制造成本。

英特爾的嵌入式多芯片互連橋（EMIB）代表了另一種2.5D變體，將小型硅橋嵌入有機基板中，創(chuàng)建局部高帶寬互連，而無需在整個封裝上使用完整的interposer。這種方法在需要的地方提供出色的電氣性能，同時通過限制昂貴硅面積的使用來保持成本效益。在所有2.5D配置中，芯片保持在interposer表面上橫向放置，與標準2D方法相比最小化了互連長度，同時保持相對簡單的熱管理，因為芯片不會直接堆疊在彼此之上。

真正的3D集成采用根本不同的方法，通過垂直堆疊芯片，通過垂直互連創(chuàng)建直接的芯片到芯片連接。在這些系統(tǒng)中，光電子集成芯片可以作為具有類似硅通孔的垂直連接的interposer層，或者光電子芯片和驅(qū)動線路可以使用混合鍵合等先進技術(shù)直接正面對背面鍵合。這種架構(gòu)實現(xiàn)了最短的互連長度和最低的插入損耗，直接轉(zhuǎn)化為能源效率和帶寬密度的改善。最近的3D堆疊CPO引擎演示已經(jīng)實現(xiàn)了每秒多太比特的吞吐量，證明了垂直集成架構(gòu)的技術(shù)可行性。

然而，3D集成引入了必須仔細管理的嚴重熱和機械挑戰(zhàn)。當高功率ASIC直接堆疊在熱敏感的光電子集成芯片上方時，來自ASIC的熱量會導致光學諧振器的波長漂移、激光器效率下降以及調(diào)制器性能不穩(wěn)定。先進的熱管理策略變得必不可少，包括使用高導熱性的熱界面材料、金屬散熱片、熱電冷卻器，在某些情況下，還包括集成在interposer或基板內(nèi)的微流體冷卻。

03硅基光電子與VCSEL方法的比較

CPO的實現(xiàn)沿著兩條不同的技術(shù)路線發(fā)展，每條路線在性能、成本和應(yīng)用要求之間提供不同的權(quán)衡。基于硅基光電子的CPO利用成熟的互補金屬氧化物半導體制造基礎(chǔ)設(shè)施在硅基板上創(chuàng)建集成光子線路。這些系統(tǒng)通常在1310納米或1550納米附近的電信波長工作，與單模光纖接口，實現(xiàn)高達2公里的擴展傳輸距離。硅基光電子在需要密集波分復(fù)用的應(yīng)用中表現(xiàn)出色，在密集波分復(fù)用中，不同波長的多個光通道共享同一根光纖，顯著增加總帶寬密度。

硅基光電子與現(xiàn)有CMOS代工廠的兼容性為在超大規(guī)模數(shù)據(jù)中心和電信互連中擴展到多太比特吞吐量提供了清晰的路徑。先進的硅光電子收發(fā)器在商業(yè)原型中已經(jīng)證明了接近5到10皮焦耳每比特的能源效率，實驗室演示在優(yōu)化條件下將這一范圍進一步降低。然而，硅基光電子在封裝成本和assembly公差方面面臨挑戰(zhàn)，特別是在與單模光纖的精確對準方面，即使是微米級的對準偏差也會導致顯著的耦合損耗。

基于垂直腔面發(fā)射激光器的CPO采用不同的方法，在850到1060納米之間的較短波長工作，通常與多模光纖接口。VCSEL陣列展示了卓越的能源效率，一些實現(xiàn)在短距離鏈路上達到1到2皮焦耳每比特。多模光纖的較大纖芯直徑大大放寬了與單模光纖耦合相比的對準公差，簡化了封裝并降低了制造成本。IBM和Coherent的MOTION項目等工業(yè)原型驗證了緊湊的玻璃基板VCSEL模塊，具有皮焦耳每比特級的能源效率和高集成密度。

圖3：用于51.2太比特每秒交換機的CPO模塊詳細結(jié)構(gòu)，說明了ASIC、電子集成線路和光電子集成芯片在共同基板上的異質(zhì)集成以及全面的熱管理系統(tǒng)。

基于VCSEL方法的主要限制是傳輸距離，在多模光纖上很少超過幾百米。單模VCSEL的最新發(fā)展旨在擴展可能的鏈路距離，可能會模糊短距離VCSEL和長距離硅基光電子之間的傳統(tǒng)界限。硅基光電子和基于VCSEL引擎之間的最終選擇在很大程度上取決于系統(tǒng)級因素，包括每通道所需的數(shù)據(jù)速率、現(xiàn)有光纖基礎(chǔ)設(shè)施、成本目標、熱預(yù)算，以及應(yīng)用是優(yōu)先考慮擴展傳輸距離還是在較短距離上最大化能源效率。

04制造和生產(chǎn)挑戰(zhàn)

要在商業(yè)規(guī)模上充分發(fā)揮CPO和3D光電子技術(shù)的潛力，需要克服幾個制造和生產(chǎn)方面的挑戰(zhàn)。硅基光電子和混合集成中的良率和工藝控制仍然是活躍的研究領(lǐng)域，特別是隨著III-V增益材料在硅上的芯片鍵合和晶圓級異質(zhì)集成技術(shù)的成熟。光刻、沉積和鍵合步驟中的工藝變化會導致光學諧振器的波長偏移和耦合效率低下，從而導致大量良率損失。正在開發(fā)先進的工藝監(jiān)控技術(shù)、統(tǒng)計建模方法和面向良率的設(shè)計方法，以最小化性能分散并實現(xiàn)可接受的生產(chǎn)良率。

圖4：使用玻璃interposer技術(shù)和微凸點鍵合在共封裝基板上ASIC、電子集成線路和光電子集成芯片的3D異質(zhì)集成的制造工藝。

對準公差和耦合損耗在先進封裝中構(gòu)成顯著障礙，其中光纖或波導之間輕微對準偏差導致的插入損耗會嚴重降低整體鏈路預(yù)算，特別是在更高數(shù)據(jù)速率下。為了應(yīng)對這些挑戰(zhàn)，研究人員開發(fā)了無源對準結(jié)構(gòu)、自對準耦合接口和3D打印波導，作為放寬assembly公差同時保持低損耗的方法。光纖連接和芯片到芯片互連的新方法，如光柵耦合器和帶有點尺寸轉(zhuǎn)換器的邊緣耦合，正在密集開發(fā)中，以降低成本并簡化制造復(fù)雜性。

圖5：來自APSUNY的硅基光電子PDK，顯示了基于玻璃的interposer集成的示意工藝，包括微凸點鍵合和銅到銅混合鍵合配置。

熱可靠性和功耗管理對于避免密集光電封裝中的性能漂移和過早失效非常關(guān)鍵。溫度波動會影響硅和其他材料的折射率，導致諧振偏移并隨時間增加插入損耗。新型封裝解決方案采用高導熱基板、先進散熱方法，以及熱敏感性降低的設(shè)計，如無熱波導和微諧振器。通過改進的器件設(shè)計（包括硅上量子點激光器和低電壓調(diào)制器）降低整體發(fā)熱量，有助于在高數(shù)據(jù)吞吐量條件下保持穩(wěn)定運行。

大規(guī)模制造的可擴展性必須得到解決，以滿足數(shù)據(jù)中心和新興高速光鏈路的需求。從小眾研究規(guī)模制造過渡到標準化300毫米CMOS生產(chǎn)線涉及適配代工廠兼容設(shè)計、確保大晶圓上的工藝均勻性，以及實施多項目晶圓流片，使多個客戶能夠分擔制造成本。晶圓級鍵合、微轉(zhuǎn)印和基于chiplet的集成等技術(shù)正在獲得動力，用于實現(xiàn)大規(guī)模異質(zhì)光電系統(tǒng)，具有更高的吞吐量和更低的每個芯片成本。

光子技術(shù)生態(tài)系統(tǒng)歷史上缺乏電子行業(yè)數(shù)十年來享有的組件庫、設(shè)計規(guī)則檢查和自動化布局的統(tǒng)一基礎(chǔ)設(shè)施。具有全面組件庫、緊湊模型和經(jīng)過驗證的工藝配方的標準化工藝設(shè)計套件將加速CPO和3D光電子技術(shù)的產(chǎn)品開發(fā)周期并縮短上市時間。雖然考慮到不同代工廠的專有器件庫和設(shè)計規(guī)則，完全的跨代工廠統(tǒng)一性仍然不現(xiàn)實，但該行業(yè)正在朝著標準化建模方法和設(shè)計驗證流程邁進，以實現(xiàn)可移植性。在封裝和assembly層面，標準化的理由更加充分，新興的封裝和assembly設(shè)計套件定義了關(guān)鍵的接口規(guī)范，包括光學和電氣輸入輸出引腳排列、光纖連接幾何形狀、對準公差以及直接影響互操作性的熱和機械約束。

05從數(shù)據(jù)中心到量子網(wǎng)絡(luò)的應(yīng)用

CPO和3D光電子集成的融合繼續(xù)通過增加的帶寬能力、降低的功耗和增強的可擴展性來改變多個行業(yè)。在超大規(guī)模數(shù)據(jù)中心和人工智能集群中，對能夠?qū)崟r傳輸大量數(shù)據(jù)的高密度、低功耗互連的需求推動了集成光學技術(shù)的快速采用。通過將光收發(fā)器直接與網(wǎng)絡(luò)交換ASIC集成，CPO降低了傳輸損耗和功耗，同時降低了總擁有成本。新興方法利用3D光電子封裝將垂直腔面發(fā)射激光器和光電子chiplet集成到同一封裝中，隨著人工智能工作負載持續(xù)增加，實現(xiàn)了高比特率和改進的系統(tǒng)可靠性。

在高性能計算系統(tǒng)中，隨著計算能力向百億億次級擴展，帶寬瓶頸和熱約束構(gòu)成了顯著挑戰(zhàn)。集成光子互連為傳統(tǒng)銅鏈路提供了有吸引力的替代方案，在大幅降低功耗預(yù)算的情況下提高了性能。3D光子集成已經(jīng)成為開發(fā)可行的量子網(wǎng)絡(luò)和混合量子計算節(jié)點的核心，為光子產(chǎn)生、路由和檢測提供緊湊和穩(wěn)定的架構(gòu)。在封裝級別結(jié)合電子和光電子組件可實現(xiàn)下一代高性能計算和新興量子應(yīng)用所需的超低延遲通信基礎(chǔ)設(shè)施。

圖6：集成相干激光雷達系統(tǒng)的系統(tǒng)架構(gòu)和芯片照片，展示了如何在緊湊的光電封裝中通過全雙工光鏈路連接處理器和存儲器。

未來的第五代和第六代移動網(wǎng)絡(luò)依賴于密集的前傳和回傳鏈路，這些鏈路需要高數(shù)據(jù)速率、靈活的部署能力和出色的信號完整性。CPO可以通過將光學接口與基帶處理ASIC共同定位來顯著降低集中式無線接入網(wǎng)絡(luò)中的功耗。3D光電子封裝促進了射頻和光電子組件的無縫集成，支持下一代模擬和數(shù)字前傳解決方案，這些解決方案提高了頻譜效率和網(wǎng)絡(luò)可擴展性，用于大規(guī)模連接器件和超低延遲通信。

圖7：用于相干激光雷達的硅基光電子與CMOS的晶圓級3D集成，包括制造細節(jié)以及帶有封裝器件的完整300毫米晶圓。

用于自動駕駛車輛的光學傳感和激光雷達系統(tǒng)將從集成光子技術(shù)的進步中大量受益，特別是隨著汽車行業(yè)向高分辨率固態(tài)解決方案發(fā)展。在單個3D光電子封裝中集成光學相控陣、相干檢測線路和信號處理模塊可以減小外形尺寸，同時提高性能。片上光子激光雷達架構(gòu)旨在實現(xiàn)更緊湊和更節(jié)能的傳感器，這對于在苛刻的真實世界環(huán)境中實現(xiàn)穩(wěn)健和安全的自主導航非常關(guān)鍵。

航空航天和國防部門需要用于衛(wèi)星通信和雷達系統(tǒng)的安全、高帶寬且通常具有抗輻射能力的光鏈路。3D集成光電子技術(shù)可以通過在緊湊封裝中將光收發(fā)器與電子控制線路合并，減輕基于空間平臺的尺寸、重量和功率挑戰(zhàn)。微波光子技術(shù)和光波束成形技術(shù)同樣通過緊湊的共封裝模塊得到增強，在可靠性和性能至關(guān)重要的雷達、電子戰(zhàn)和安全通信系統(tǒng)中提供改進的靈活性和性能。

06未來方向和新興技術(shù)

隨著CPO和3D光電子技術(shù)的持續(xù)發(fā)展，幾個前瞻性研究領(lǐng)域有望塑造集成光學技術(shù)的未來發(fā)展。下一代硅基光電子集成越來越多地探索純硅之外的異質(zhì)材料平臺，特別是薄膜鈮酸鋰調(diào)制器，可提供超低驅(qū)動電壓和高線性度，用于實現(xiàn)高階調(diào)制格式。最近的工作已經(jīng)證明使用基于鈮酸鋰的集成調(diào)制器進行320吉比特每秒相干傳輸，具有出色的插入損耗和帶寬特性。

圖8：薄膜鈮酸鋰上的集成光電子器件，顯示了器件結(jié)構(gòu)和混合波導配置，可實現(xiàn)高性能調(diào)制。

與此同時，III-V材料在硅上的異質(zhì)集成尋求克服硅平臺上的激光器集成挑戰(zhàn)。通過將鋁鎵銦砷增益區(qū)域鍵合到硅波導上，已經(jīng)演示了混合III-V-硅激光器，而在300毫米晶圓上直接外延生長量子點激光器表明了真正單片解決方案的潛力。使用晶圓鍵合技術(shù)將超低噪聲激光器3D集成到硅基光電子上強調(diào)了先進封裝如何將性能推向遠超傳統(tǒng)2D方法的水平。

人工智能工作負載的快速增長引發(fā)了對光計算和光電子加速器的強烈興趣，這些加速器可以提供比純電子系統(tǒng)更高的吞吐量和更低的延遲。用于深度學習推理的相干納米光子線路的突破性演示說明了全光矩陣乘法的能源效率優(yōu)勢。最近的光電子張量核心擴展了這種方法，在集成光子線路中顯示并行卷積操作。在2.5D或3D封裝中與電子器件共同集成的更大規(guī)模硅光電子加速器可以實現(xiàn)多吉赫茲操作，延遲僅為幾納秒，為邊緣和數(shù)據(jù)中心的人工智能開辟了新的可能性。

圖9：3D集成光電系統(tǒng)，將電子單元陣列與光電子器件陣列結(jié)合用于光計算應(yīng)用。

量子信息科學已經(jīng)轉(zhuǎn)向集成光子技術(shù)作為可擴展、穩(wěn)定和高保真量子系統(tǒng)的關(guān)鍵推動者。開發(fā)量子互連以光學方式連接分布在多個節(jié)點上的量子比特已成為實現(xiàn)分布式量子計算和安全量子通信的核心挑戰(zhàn)。在金剛石和III-V半導體中的固態(tài)量子比特方面已經(jīng)取得了顯著進展，其中片上光子線路在量子處理元件之間路由單光子或糾纏光子對。具有遠程糾纏的多節(jié)點量子網(wǎng)絡(luò)的演示強調(diào)了在集成平臺上構(gòu)建多用戶量子通信系統(tǒng)的可行性。

單片集成與基于chiplet方法之間的基本辯論繼續(xù)塑造集成光子技術(shù)的未來軌跡。單片解決方案承諾在單一工藝流程中無縫共同制造電子和光電子器件，可能最小化寄生損耗并在規(guī)模上優(yōu)化系統(tǒng)性能，盡管工藝復(fù)雜性和良率仍然是顯著障礙?；赾hiplet的封裝通過允許在將光電子芯片和電子ASIC組裝到interposer上之前分別優(yōu)化而提供設(shè)計靈活性，這種策略已經(jīng)在一些高帶寬光學輸入輸出chiplet中商業(yè)化，可以與計算芯片共封裝以實現(xiàn)多太比特數(shù)據(jù)速率。最優(yōu)的前進路徑可能最終結(jié)合兩種方法的優(yōu)點，單片集成選定的光電子元件，同時將專用組件（如某些激光源）卸載到可以通過晶圓鍵合或倒裝芯片assembly無縫集成的chiplet上。

圖10：為單模光纖與芯片之間的高耦合效率而設(shè)計的多層氮化硅基3D光學相控陣，包括示意圖和掃描電子顯微鏡圖像。

隨著人工智能和云規(guī)模環(huán)境中的數(shù)據(jù)吞吐量繼續(xù)呈指數(shù)增長，CPO將成為未來交換機和加速器設(shè)計不可或缺的部分。先進封裝技術(shù)、異質(zhì)集成技術(shù)和新型光電子材料的持續(xù)融合為實現(xiàn)長期追求的個位數(shù)甚至亞皮焦耳每比特互連目標創(chuàng)造了路徑。通過光子技術(shù)研究人員、封裝工程師、系統(tǒng)架構(gòu)師和制造專家之間持續(xù)的多學科協(xié)作，CPO和3D光電子集成將塑造未來計算和網(wǎng)絡(luò)系統(tǒng)的性能、可擴展性和能源效率。

關(guān)于我們：

天府逍遙（成都）科技有限公司（Latitude Design Automation Inc.）是一家專注于半導體芯片設(shè)計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件，提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。