UCC21320-Q1：汽車(chē)級(jí)隔離雙通道柵極驅(qū)動(dòng)器的技術(shù)剖析與設(shè)計(jì)指南

在電力電子領(lǐng)域，柵極驅(qū)動(dòng)器扮演著至關(guān)重要的角色。特別是在汽車(chē)、工業(yè)等對(duì)可靠性和性能要求極高的應(yīng)用場(chǎng)景中，一款優(yōu)秀的柵極驅(qū)動(dòng)器能顯著提升系統(tǒng)的效率和穩(wěn)定性。今天，我們就來(lái)深入探討德州儀器（TI）的 UCC21320-Q1 4A、6A、3.75kVRMS 隔離雙通道柵極驅(qū)動(dòng)器，看看它有哪些獨(dú)特之處，以及在實(shí)際設(shè)計(jì)中需要注意的要點(diǎn)。

文件下載：ucc21320-q1.pdf

1. UCC21320-Q1 特征速覽

1.1 驅(qū)動(dòng)能力

UCC21320-Q1 擁有卓越的驅(qū)動(dòng)能力，具備 4A 峰值源電流和 6A 峰值灌電流輸出，能夠輕松驅(qū)動(dòng)功率 MOSFET、IGBT 和 SiC MOSFET 等功率器件，最高可支持 5MHz 的開(kāi)關(guān)頻率。這使得它在高速開(kāi)關(guān)應(yīng)用中表現(xiàn)出色，能有效降低開(kāi)關(guān)損耗，提高系統(tǒng)效率。

1.2 輸入輸出特性

• 輸入電壓范圍廣：輸入 VCCI 范圍為 3V 至 18V，可與數(shù)字和模擬控制器輕松接口，為不同類(lèi)型的控制系統(tǒng)提供了極大的靈活性。
• 輸出驅(qū)動(dòng)電源高：輸出 VDD 驅(qū)動(dòng)電源最高可達(dá) 25V，能滿足多種功率器件的驅(qū)動(dòng)需求。

1.3 開(kāi)關(guān)參數(shù)優(yōu)異

• 傳播延遲短：典型傳播延遲僅為 33ns，確保信號(hào)能夠快速準(zhǔn)確地傳輸，減少系統(tǒng)響應(yīng)時(shí)間。
• 最小脈沖寬度小：最小脈沖寬度為 20ns，可處理更窄的脈沖信號(hào)，適應(yīng)高頻開(kāi)關(guān)應(yīng)用。
• 脈沖寬度失真小：最大脈沖寬度失真僅為 6ns，保證了信號(hào)的穩(wěn)定性和準(zhǔn)確性。

1.4 高共模瞬態(tài)抗擾度

該驅(qū)動(dòng)器的共模瞬態(tài)抗擾度（CMTI）大于 125V/ns，能夠有效抵抗共模干擾，確保在復(fù)雜電磁環(huán)境下的可靠運(yùn)行，這對(duì)于汽車(chē)和工業(yè)應(yīng)用尤為重要。

1.5 靈活的配置選項(xiàng)

支持多種配置方式，可作為雙低壓側(cè)、雙高壓側(cè)或半橋驅(qū)動(dòng)器使用，并且具有可編程的重疊和死區(qū)時(shí)間功能，能根據(jù)不同的應(yīng)用需求進(jìn)行靈活調(diào)整，避免上下橋臂同時(shí)導(dǎo)通，防止直通故障。

1.6 寬工作溫度范圍

結(jié)溫范圍為 -40°C 至 +150°C，適應(yīng)各種惡劣的工作環(huán)境，特別適合汽車(chē)等對(duì)溫度要求較高的應(yīng)用場(chǎng)景。

1.7 隔離特性

輸入側(cè)與兩個(gè)輸出驅(qū)動(dòng)器之間通過(guò) 3.75kVRMS 的基本隔離屏障進(jìn)行隔離，最小共模瞬態(tài)抗擾度為 125V/ns，同時(shí)兩個(gè)次級(jí)側(cè)驅(qū)動(dòng)器之間具有內(nèi)部功能隔離，允許最高 1500VDC 的工作電壓，有效保障了系統(tǒng)的安全性和可靠性。

1.8 其他特性

TTL 和 CMOS 兼容輸入，方便與各種邏輯電路連接；具有快速禁用功能，可用于電源排序；通過(guò)了汽車(chē)應(yīng)用資格認(rèn)證（AEC-Q100），符合汽車(chē)行業(yè)的嚴(yán)格標(biāo)準(zhǔn)。

2. UCC21320-Q1 應(yīng)用領(lǐng)域

UCC21320-Q1 的卓越性能使其在多個(gè)領(lǐng)域得到廣泛應(yīng)用：

• 混合動(dòng)力和純電動(dòng)汽車(chē)電池充電器：在電動(dòng)汽車(chē)的充電系統(tǒng)中，需要高效可靠的柵極驅(qū)動(dòng)器來(lái)驅(qū)動(dòng)功率器件，實(shí)現(xiàn)快速、安全的充電過(guò)程。UCC21320-Q1 的高驅(qū)動(dòng)能力、快速開(kāi)關(guān)特性和良好的隔離性能，能夠滿足電池充電器的嚴(yán)格要求。
• DC-DC 和 AC-DC 電源中的隔離轉(zhuǎn)換器：在電源轉(zhuǎn)換應(yīng)用中，隔離是確保系統(tǒng)安全的關(guān)鍵。UCC21320-Q1 的隔離屏障能夠有效隔離輸入和輸出，提高電源的穩(wěn)定性和可靠性。
• 電機(jī)驅(qū)動(dòng)和直流 - 交流太陽(yáng)能逆變器：電機(jī)驅(qū)動(dòng)和太陽(yáng)能逆變器需要精確控制功率器件的開(kāi)關(guān)，以實(shí)現(xiàn)高效的能量轉(zhuǎn)換。UCC21320-Q1 的快速傳播延遲和低脈沖寬度失真特性，能夠確保電機(jī)和逆變器的精確控制。
• 不間斷電源（UPS）：在 UPS 系統(tǒng)中，需要快速響應(yīng)的柵極驅(qū)動(dòng)器來(lái)保證在市電中斷時(shí)能夠迅速切換到備用電源。UCC21320-Q1 的快速禁用功能和高開(kāi)關(guān)速度，使其成為 UPS 應(yīng)用的理想選擇。

3. 功能詳解

3.1 欠壓鎖定（UVLO）功能

UCC21320-Q1 在輸入和輸出電源端均具備內(nèi)部欠壓鎖定（UVLO）保護(hù)功能。當(dāng) VDD 偏置電壓低于啟動(dòng)時(shí)的 VVDD_ON 或啟動(dòng)后的 VVDD_OFF 時(shí)，VDD UVLO 功能會(huì)使受影響的輸出保持低電平，無(wú)論輸入引腳（INA 和 INB）的狀態(tài)如何。同樣，輸入側(cè)的 VCCI 也有 UVLO 保護(hù)，只有當(dāng) VCCI 超過(guò) VCCI_ON 時(shí)設(shè)備才會(huì)激活，低于 VCCI_OFF 時(shí)停止輸出信號(hào)。這種保護(hù)機(jī)制能夠防止設(shè)備在低電壓下工作，避免因電壓不穩(wěn)定而導(dǎo)致的故障，提高了系統(tǒng)的可靠性。

3.2 輸入輸出邏輯

輸入引腳（INA、INB 和 DIS）基于 TTL 和 CMOS 兼容的輸入閾值邏輯，并且與 VDD 電源電壓完全隔離。這意味著輸入信號(hào)的幅度可以根據(jù)需要進(jìn)行選擇，只要不超過(guò)推薦的限制范圍，為系統(tǒng)設(shè)計(jì)提供了更大的靈活性。輸入引腳的典型高閾值為 1.8V，低閾值為 1V，且受溫度影響較小，同時(shí)具有 0.8V 的寬滯后，能夠有效抵抗噪聲干擾，確保穩(wěn)定運(yùn)行。如果輸入引腳未使用，建議將其接地，以避免引入不必要的干擾。

輸出階段采用了獨(dú)特的上拉和下拉結(jié)構(gòu)。上拉結(jié)構(gòu)由一個(gè) P 溝道 MOSFET 和一個(gè)額外的上拉 N 溝道 MOSFET 并聯(lián)組成，在功率開(kāi)關(guān)導(dǎo)通的米勒平臺(tái)區(qū)域，能夠提供更高的峰值源電流，實(shí)現(xiàn)快速導(dǎo)通。下拉結(jié)構(gòu)則由一個(gè) N 溝道 MOSFET 組成，兩個(gè)輸出均能夠提供 4A 峰值源電流和 6A 峰值灌電流脈沖，輸出電壓在 VDD 和 VSS 之間擺動(dòng)，實(shí)現(xiàn)軌到軌操作。

3.3 禁用引腳（DISABLE）

設(shè)置 DISABLE 引腳為高電平可以同時(shí)關(guān)閉兩個(gè)輸出，將其接地或懸空則允許設(shè)備正常工作。DISABLE 響應(yīng)時(shí)間在 20ns 左右，響應(yīng)速度快，與傳播延遲相當(dāng)。需要注意的是，該引腳僅在 VCCI 高于 UVLO 閾值時(shí)有效。如果不使用 DISABLE 引腳，建議將其接地以提高抗噪性能，并且在連接到微控制器時(shí)，建議在 DIS 引腳附近使用一個(gè)約 1nF 的低 ESR/ESL 電容器進(jìn)行旁路。

3.4 可編程死區(qū)時(shí)間（DT）引腳

UCC21320-Q1 允許用戶通過(guò)以下兩種方式調(diào)整死區(qū)時(shí)間：

• DT 引腳連接到 VCC：此時(shí)輸出完全匹配輸入，不設(shè)置死區(qū)時(shí)間，允許輸出重疊。
• DT 引腳連接到編程電阻：通過(guò)在 DT 引腳和 GND 之間連接一個(gè)電阻 (R{DT})，可以編程設(shè)置死區(qū)時(shí)間 (t{DT})，計(jì)算公式為 (t{DT} approx 10 × R{DT})（(R{DT}) 單位為 kΩ，(t{DT}) 單位為 ns）。當(dāng) (R_{DT}>5 kΩ) 時(shí)，建議在芯片附近并聯(lián)一個(gè) ≤1nF 的陶瓷電容器，以提高抗噪性能和兩個(gè)通道之間的死區(qū)時(shí)間匹配度。

死區(qū)時(shí)間的設(shè)置對(duì)于防止功率轉(zhuǎn)換器中的上下橋臂直通至關(guān)重要。輸入信號(hào)的下降沿會(huì)觸發(fā)另一個(gè)信號(hào)的可編程死區(qū)時(shí)間，輸出信號(hào)的死區(qū)時(shí)間始終取驅(qū)動(dòng)器編程死區(qū)時(shí)間和輸入信號(hào)自身死區(qū)時(shí)間中的較長(zhǎng)者。如果兩個(gè)輸入同時(shí)為高電平，兩個(gè)輸出將立即置為低電平。

4. 設(shè)計(jì)應(yīng)用與注意事項(xiàng)

4.1 典型應(yīng)用電路設(shè)計(jì)

以 UCC21320-Q1 驅(qū)動(dòng) 1200V SiC MOSFETs 的高低側(cè)配置為例，以下是詳細(xì)的設(shè)計(jì)步驟：

4.1.1 INA/INB 輸入濾波器設(shè)計(jì)

為了濾除因非理想布局或長(zhǎng) PCB 走線引入的振鈴，可使用一個(gè)小的輸入 (R{IN}-C{IN}) 濾波器。建議 (R{IN}) 的取值范圍為 0Ω 至 100Ω，(C{IN}) 的取值范圍為 10pF 至 100pF。在選擇這些組件時(shí)，需要注意在良好的抗噪性能和傳播延遲之間進(jìn)行權(quán)衡。

4.1.2 外部自舉二極管和串聯(lián)電阻選擇

自舉電容器在每個(gè)周期的低側(cè)晶體管導(dǎo)通時(shí)通過(guò)外部自舉二極管由 VDD 充電。充電過(guò)程涉及高峰值電流，因此自舉二極管的瞬態(tài)功耗可能較大。為了降低損耗，建議選擇高壓、快速恢復(fù)二極管或具有低正向壓降和低結(jié)電容的 SiC 肖特基二極管。同時(shí)，使用自舉電阻 (R{BOOT}) 可以減少 (D{BOOT}) 中的浪涌電流，并限制每個(gè)開(kāi)關(guān)周期內(nèi) VDDA - VSSA 電壓的上升斜率。

4.1.3 柵極驅(qū)動(dòng)器輸出電阻選擇

外部柵極驅(qū)動(dòng)器電阻 (R{ON} / R{OFF}) 具有多種作用，包括限制寄生電感/電容引起的振鈴、限制高電壓/電流開(kāi)關(guān)的 dv/dt 和 di/dt 以及體二極管反向恢復(fù)引起的振鈴、微調(diào)柵極驅(qū)動(dòng)強(qiáng)度以?xún)?yōu)化開(kāi)關(guān)損耗、減少電磁干擾（EMI）等。可以根據(jù)公式計(jì)算峰值源電流和峰值灌電流，但需要注意的是，實(shí)際的峰值電流還會(huì)受到 PCB 布局和負(fù)載電容的影響。為了減少過(guò)度的柵極振鈴，建議在 FET 柵極附近使用鐵氧體磁珠，并在出現(xiàn)過(guò)沖/下沖時(shí)添加外部鉗位二極管。

4.1.4 柵源電阻選擇

建議使用一個(gè)柵源電阻 (R{GS})，在柵極驅(qū)動(dòng)器輸出未供電或處于不確定狀態(tài)時(shí)，將柵極電壓拉低至源極電壓。該電阻還可以降低由于米勒電流引起的 dv/dt 導(dǎo)通風(fēng)險(xiǎn)，其阻值通常在 5.1kΩ 至 20kΩ 之間，具體取決于功率器件的 Vth 和 (C{GD}) 與 (C_{GS}) 的比值。

4.1.5 柵極驅(qū)動(dòng)器功率損耗估算

柵極驅(qū)動(dòng)器子系統(tǒng)的總損耗 (P{G}) 包括 UCC21320-Q1 的功率損耗 (P{GD}) 和外圍電路的功率損耗。(P{GD}) 可以通過(guò)計(jì)算靜態(tài)功率損耗 (P{GDQ}) 和開(kāi)關(guān)操作損耗 (P_{GDO}) 來(lái)估算。其中，靜態(tài)功率損耗包括驅(qū)動(dòng)器的靜態(tài)功耗和在一定開(kāi)關(guān)頻率下的自功耗；開(kāi)關(guān)操作損耗則與負(fù)載電容有關(guān)，驅(qū)動(dòng)器在每個(gè)開(kāi)關(guān)周期內(nèi)對(duì)負(fù)載進(jìn)行充電和放電。

4.1.6 結(jié)溫估算

UCC21320-Q1 的結(jié)溫 (T{J}) 可以通過(guò)公式 (T{J}=T{C}+Psi{JT} × P{GD}) 進(jìn)行估算，其中 (T{C}) 是通過(guò)熱電偶或其他儀器測(cè)量的 UCC21320-Q1 的外殼頂部溫度，(Psi{JT}) 是從熱信息表中獲取的結(jié)到頂部表征參數(shù)。使用 (Psi{JT}) 而不是結(jié)到外殼熱阻 (R_{Theta J C}) 可以大大提高結(jié)溫估算的準(zhǔn)確性。

4.1.7 VCCI、VDDA/B 電容選擇

VCCI、VDDA 和 VDDB 的旁路電容器對(duì)于實(shí)現(xiàn)可靠性能至關(guān)重要。建議選擇具有足夠電壓額定值、溫度系數(shù)和電容公差的低 ESR 和低 ESL 表面貼裝多層陶瓷電容器（MLCC）。需要注意的是，MLCC 上的直流偏置會(huì)影響實(shí)際電容值。對(duì)于 VCCI 電容，建議使用一個(gè) 50V、容量超過(guò) 100nF 的 MLCC；對(duì)于 VDDA（自舉）電容，需要根據(jù)總電荷需求和電壓紋波來(lái)計(jì)算最小電容值，并考慮安全余量；對(duì)于 VDDB 電容，由于通道 B 與通道 A 的電流需求相同，因此需要選擇合適的電容來(lái)滿足供電要求。

4.1.8 死區(qū)時(shí)間設(shè)置

對(duì)于采用半橋的功率轉(zhuǎn)換器拓?fù)?，上下晶體管之間的死區(qū)時(shí)間設(shè)置對(duì)于防止動(dòng)態(tài)開(kāi)關(guān)期間的直通至關(guān)重要。UCC21320-Q1 的死區(qū)時(shí)間規(guī)格定義為一個(gè)通道下降沿的 90% 到另一個(gè)通道上升沿的 10% 之間的時(shí)間間隔。在實(shí)際應(yīng)用中，需要根據(jù)系統(tǒng)要求、負(fù)載條件、電壓/電流條件等因素來(lái)選擇合適的死區(qū)時(shí)間。建議在 DT 引腳附近并聯(lián)一個(gè) ≤1nF 的陶瓷電容器，以提高抗噪性能。

4.1.9 輸出級(jí)負(fù)偏置應(yīng)用電路

在非理想 PCB 布局和長(zhǎng)封裝引腳引入寄生電感的情況下，功率晶體管的柵源驅(qū)動(dòng)電壓在高 di/dt 和 dv/dt 開(kāi)關(guān)期間可能會(huì)出現(xiàn)振鈴。為了防止振鈴超過(guò)閾值電壓導(dǎo)致意外導(dǎo)通甚至直通，可以在柵極驅(qū)動(dòng)上施加負(fù)偏置。文檔中介紹了三種實(shí)現(xiàn)負(fù)柵極驅(qū)動(dòng)偏置的方法：

• 使用齊納二極管的隔離電源輸出級(jí)負(fù)偏置：通過(guò)在隔離電源輸出級(jí)使用齊納二極管設(shè)置負(fù)偏置，該方法需要兩個(gè)電源，并且存在 (R_{z}) 的穩(wěn)態(tài)功耗。
• 使用兩個(gè)電源的負(fù)偏置：使用兩個(gè)電源（或單輸入雙輸出電源）來(lái)分別確定正驅(qū)動(dòng)輸出電壓和負(fù)關(guān)斷電壓，該方法提供了更大的電壓設(shè)置靈活性，但需要更多的電源。
• 單電源配置的負(fù)偏置：通過(guò)在柵極驅(qū)動(dòng)回路中使用齊納二極管生成負(fù)偏置，該方法僅使用一個(gè)電源，成本和設(shè)計(jì)工作量較低，但負(fù)偏置電壓會(huì)受到占空比的影響，并且高側(cè) VDDA - VSSA 必須保持足夠的電壓以確保在推薦的電源范圍內(nèi)工作。

4.2 電源供應(yīng)建議

UCC21320-Q1 的推薦輸入電源電壓（VCCI）范圍為 3V 至 18V，輸出偏置電源電壓（VDDA/VDDB）范圍取決于具體型號(hào)。需要注意的是，VDD 和 VCCI 不能低于各自的 UVLO 閾值，否則會(huì)觸發(fā)保護(hù)機(jī)制。同時(shí)，為了確保穩(wěn)定的電源供應(yīng)，建議在 VDD 和 VSS 引腳之間放置一個(gè)低 ESR 的陶瓷表面貼裝電容器，并且最好使用一個(gè)約 10μF 的電容器進(jìn)行設(shè)備偏置，再并聯(lián)一個(gè) ≤100nF 的電容器進(jìn)行高頻濾波。對(duì)于 VCCI 和 GND 引腳之間的旁路電容器，建議其最小推薦值為 100nF。

4.3 PCB 布局注意事項(xiàng)

良好的 PCB 布局對(duì)于 UCC21320-Q1 的性能至關(guān)重要。以下是一些關(guān)鍵的布局要點(diǎn)：

• 元件放置：將低 ESR 和低 ESL 電容器靠近設(shè)備放置在 VCCI 和 GND 引腳之間以及 VDD 和 VSS 引腳之間，以支持外部功率晶體管導(dǎo)通時(shí)的高峰值電流。同時(shí)，盡量減小頂部晶體管源極和底部晶體管源極之間的寄生電感，避免開(kāi)關(guān)節(jié)點(diǎn) VSSA（HS）引腳出現(xiàn)大的負(fù)瞬變。建議將死區(qū)時(shí)間設(shè)置電阻 (R{DT}) 及其旁路電容器靠近 UCC21320-Q1 的 DT 引腳放置；在連接到微控制器時(shí)，在 DIS 引腳附近使用一個(gè)約 1nF 的低 ESR/ESL 電容器 (C{DIS}) 進(jìn)行旁路。
• 接地考慮：將為晶體管柵極充電和放電的高峰值電流限制在最小的物理區(qū)域內(nèi)，以減少環(huán)路電感，降低晶體管柵極端子上的噪聲。柵極驅(qū)動(dòng)器應(yīng)盡可能靠近晶體管放置。同時(shí)，注意包括自舉電容器、自舉二極管、局部 VSSB 參考旁路電容器和低側(cè)晶體管體/反并聯(lián)二極管的高電流路徑。由于自舉電容器在每個(gè)周期通過(guò)自舉二極管由 VDD 旁路電容器快速充電，涉及高峰值電流，因此需要盡量減小該環(huán)路在電路板上的長(zhǎng)度和面積，以確?？煽窟\(yùn)行。
• 高壓考慮：為了確保初級(jí)和次級(jí)側(cè)之間的隔離性能，應(yīng)避免在驅(qū)動(dòng)器設(shè)備下方放置任何 PCB 走線或銅箔。建議在 PCB 上設(shè)置一個(gè)切口，以防止可能影響 UCC21320-Q1 隔離性能的污染。對(duì)于半橋或高低側(cè)配置，通道 A 和通道 B 驅(qū)動(dòng)器可能在高達(dá) 1500VDC 的直流鏈路電壓下工作，因此應(yīng)盡量增加高低側(cè) PCB 走線之間的爬電距離。
• 熱考慮：如果驅(qū)動(dòng)電壓高、負(fù)載重或開(kāi)關(guān)頻率高，UCC21320-Q1 可能會(huì)消耗大量功率。合理的 PCB 布局可以幫助將熱量從設(shè)備散發(fā)到 PCB 上，最小化結(jié)到電路板的熱阻抗（θJB）。建議增加連接到 VDDA、VDDB、VSSA 和 VSSB 引腳的 PCB 銅箔面積，優(yōu)先考慮最大化與 VSSA 和 VSSB 的連接。如果系統(tǒng)有多層，還建議通過(guò)多個(gè)適當(dāng)尺寸的過(guò)孔將 VDDA、VDDB、VSSA 和 VSSB 引腳連接到內(nèi)部接地或電源平面，但要注意避免不同高壓平面的走線/銅箔重疊。

5. 總結(jié)

U