高壓柵極驅(qū)動器LM5100A/B/C和LM5101A/B/C：設(shè)計(jì)與應(yīng)用詳解

在電子電路設(shè)計(jì)中，柵極驅(qū)動器是驅(qū)動功率MOSFET的關(guān)鍵組件，其性能直接影響到整個功率轉(zhuǎn)換系統(tǒng)的效率和穩(wěn)定性。今天我們要深入探討的是德州儀器（TI）的LM5100A/B/C和LM5101A/B/C系列高壓柵極驅(qū)動器，它們在驅(qū)動高側(cè)和低側(cè)N溝道MOSFET方面表現(xiàn)卓越，廣泛應(yīng)用于各種功率轉(zhuǎn)換電路中。

文件下載：lm5101a.pdf

產(chǎn)品概述

LM5100A/B/C和LM5101A/B/C是專為同步降壓或半橋配置設(shè)計(jì)的高壓柵極驅(qū)動器，能夠驅(qū)動高側(cè)和低側(cè)的N溝道MOSFET。浮動高側(cè)驅(qū)動器可在高達(dá)100V的電源電壓下工作，為不同的應(yīng)用場景提供了強(qiáng)大的支持。其中，A版本提供3A的柵極驅(qū)動電流，B和C版本分別提供2A和1A的驅(qū)動電流，以滿足不同的功率需求。

產(chǎn)品特性

• 集成高壓二極管：為高側(cè)柵極驅(qū)動自舉電容充電，確保高側(cè)MOSFET的可靠驅(qū)動。
• 高速低功耗電平轉(zhuǎn)換：強(qiáng)大的電平轉(zhuǎn)換器以高速運(yùn)行，同時消耗低功率，實(shí)現(xiàn)從控制邏輯到高側(cè)柵極驅(qū)動器的清晰電平轉(zhuǎn)換。
• 欠壓鎖定保護(hù)：在低側(cè)和高側(cè)電源軌上均提供欠壓鎖定保護(hù)，防止在電源電壓不足時誤觸發(fā)MOSFET。
• 多種封裝形式：提供標(biāo)準(zhǔn)的SOIC - 8引腳、SO PowerPAD - 8引腳、WSON - 10引腳等封裝形式，部分型號還有MSOP - PowerPAD - 8和WSON - 8引腳封裝，方便不同的PCB布局需求。
• 獨(dú)立控制輸出：高側(cè)和低側(cè)輸出獨(dú)立控制，每個通道由各自的輸入引腳（HI和LI）控制，具有高度的靈活性。
• 快速傳播時間：典型傳播時間為25ns，能夠快速響應(yīng)控制信號，實(shí)現(xiàn)高效的開關(guān)動作。
• 出色的延遲匹配：典型延遲匹配為3ns，確保高側(cè)和低側(cè)MOSFET的開關(guān)動作同步性良好。

產(chǎn)品應(yīng)用

該系列驅(qū)動器適用于多種功率轉(zhuǎn)換電路，包括但不限于：

• 電流饋電推挽轉(zhuǎn)換器
• 半橋和全橋功率轉(zhuǎn)換器
• 同步降壓轉(zhuǎn)換器
• 雙開關(guān)正激功率轉(zhuǎn)換器
• 有源鉗位正激轉(zhuǎn)換器

詳細(xì)設(shè)計(jì)與應(yīng)用

啟動和欠壓鎖定（UVLO）

高側(cè)和低側(cè)驅(qū)動器均包含欠壓鎖定（UVLO）保護(hù)電路，分別監(jiān)測電源電壓（$V{DD}$）和自舉電容電壓（$V{HB - HS}$）。UVLO電路會抑制每個驅(qū)動器，直到有足夠的電源電壓來開啟外部MOSFET，內(nèi)置的UVLO遲滯可防止電源電壓轉(zhuǎn)換期間的抖動。當(dāng)電源電壓施加到LM5100A/B/C和LM5101A/B/C的VDD引腳時，低側(cè)和高側(cè)輸出保持低電平，直到$V_{DD}$超過UVLO閾值（典型約為6.6V）。自舉電容上的任何UVLO條件只會禁用高側(cè)輸出（HO）。

電平轉(zhuǎn)換

電平轉(zhuǎn)換電路是高側(cè)輸入到高側(cè)驅(qū)動器級的接口，參考開關(guān)節(jié)點(diǎn)（HS）。它允許以HS引腳為參考控制HO輸出，并與低側(cè)驅(qū)動器實(shí)現(xiàn)出色的延遲匹配，確保高側(cè)和低側(cè)MOSFET的開關(guān)動作同步。

自舉二極管

LM5100/1系列包含生成高側(cè)偏置所需的自舉二極管，二極管陽極連接到$V{DD}$，陰極連接到$V{HB}$。自舉電容連接到HB和HS引腳，在每個開關(guān)周期中，當(dāng)HS轉(zhuǎn)換到地時，自舉電容的電荷會得到刷新。自舉二極管具有快速恢復(fù)時間、低二極管電阻和電壓額定裕量，可實(shí)現(xiàn)高效可靠的操作。

輸出級

輸出級是功率MOSFET在功率傳輸中的接口。高轉(zhuǎn)換速率、低電阻和高峰值電流能力的輸出驅(qū)動器允許功率MOSFET進(jìn)行高效開關(guān)。低側(cè)輸出級參考$V{DD}$到$V{SS}$，高側(cè)參考$V{HB}$到$V{HS}$。

典型應(yīng)用設(shè)計(jì)

以LM5101A驅(qū)動半橋配置中的MOSFET為例，詳細(xì)介紹設(shè)計(jì)步驟：

1. 選擇自舉和VDD電容 自舉電容必須在正常操作的任何情況下保持HB引腳電壓高于HB電路的UVLO電壓。計(jì)算自舉電容上的最大允許壓降： $Delta V{HB}=V{DD}-V{DH}-V{HBL}=10V - 1.0V - 6.7V = 2.3V$ 其中，$V{DD}$是柵極驅(qū)動IC的電源電壓，$V{DH}$是自舉二極管正向壓降，$V{HBL}=V{HBR}-V{HBH}=6.7V$（HB下降閾值）。 計(jì)算總電荷： $Q{TOTAL}=Q{gmax}+I{HBS}frac{D{MAX}}{F{SW}}=43nC + 10mu Afrac{0.95}{100kHz}=43.01nC$ 其中，$Q{gmax}$是MOSFET的最大柵極電荷，$I{HBS}$是自舉電路的靜態(tài)電流，$D{MAX}$是最大占空比，$F{SW}$是開關(guān)頻率。 計(jì)算自舉電容值： $C{BOOT}=frac{Q{TOTAL}}{Delta V{HB}}=frac{43.01nC}{2.3V}=18.7nF$ 實(shí)際應(yīng)用中，CBOOT電容值應(yīng)大于計(jì)算值，建議值為100nF - 1000nF，并盡可能靠近HB和HS引腳放置。 一般來說，本地VDD旁路電容應(yīng)是CBOOT值的10倍，即$C{VDD}=10×C{BOOT}=1mu F$。自舉和偏置電容應(yīng)選用具有X7R電介質(zhì)的陶瓷類型，電壓額定值應(yīng)為最大$V{DD}$的兩倍。
2. 估算功率損耗 內(nèi)部自舉二極管的功率損耗包括正向偏置功率損耗和反向恢復(fù)功率損耗，與頻率成正比。較大的電容性負(fù)載需要更多能量來為自舉電容充電，導(dǎo)致更多損耗。較高的半橋輸入電壓（$V{IN}$）會導(dǎo)致更高的反向恢復(fù)損耗?？梢酝ㄟ^近似計(jì)算和實(shí)驗(yàn)室測量來估算內(nèi)部二極管的功率損耗。如果二極管損耗較大，可以在內(nèi)部自舉二極管上并聯(lián)一個外部二極管，以降低IC內(nèi)部的功率損耗。 總IC功率損耗可以通過將柵極驅(qū)動損耗與內(nèi)部自舉二極管損耗相加來估算。對于給定的環(huán)境溫度，IC的最大允許功率損耗可以定義為： $P{loss}=frac{T{J}-T{A}}{R{theta JA}}$ 其中，$P{loss}$是驅(qū)動器的總功率損耗，$T{J}$是結(jié)溫，$T{A}$是環(huán)境溫度，$R_{theta JA}$是結(jié)到環(huán)境的熱阻。

電源供應(yīng)建議

該系列驅(qū)動器的偏置電源電壓額定工作范圍為9V至14V。下限由VDD引腳電源電路塊上的內(nèi)部欠壓鎖定（UVLO）保護(hù)功能決定，當(dāng)VDD引腳電壓低于$V{DDR}$電源啟動閾值時，驅(qū)動器處于UVLO狀態(tài)，輸出保持低電平。上限由VDD引腳的18V絕對最大電壓額定值決定，為了留出4V的瞬態(tài)電壓尖峰裕量，VDD引腳的最大推薦電壓為14V。 UVLO保護(hù)功能還涉及遲滯功能，當(dāng)VDD引腳偏置電壓超過閾值電壓，設(shè)備開始工作后，如果電壓下降，只要電壓下降不超過遲滯規(guī)格$V{DDH}$，設(shè)備將繼續(xù)提供正常功能。因此，在9V范圍附近工作時，確保輔助電源輸出的電壓紋波小于設(shè)備的遲滯規(guī)格非常重要，以避免觸發(fā)設(shè)備關(guān)機(jī)。 在系統(tǒng)關(guān)機(jī)時，設(shè)備繼續(xù)工作直到VDD引腳電壓下降到閾值（$V{DDR}-V{DDH}$）以下；在系統(tǒng)啟動時，設(shè)備直到VDD引腳電壓超過$V_{DDR}$閾值才開始工作。設(shè)備內(nèi)部電路塊消耗的靜態(tài)電流通過VDD引腳提供，LO引腳提供的源電流脈沖的電荷也通過同一VDD引腳提供。因此，在VDD和GND引腳之間提供一個本地旁路電容，并盡可能靠近設(shè)備放置非常重要，建議使用一個100nF的陶瓷表面貼裝電容和一個0.22μF至10μF的表面貼裝電容并聯(lián)。同樣，HO引腳提供的電流脈沖由HB引腳提供，建議在HB和HS引腳之間使用一個0.022μF至1μF的本地去耦電容。

PCB布局建議

合理的PCB布局對于高側(cè)和低側(cè)柵極驅(qū)動器的最佳性能至關(guān)重要。以下是一些布局建議：

1. 電容放置：在VDD和VSS引腳之間以及HB和HS引腳之間連接低ESR/ESL電容，靠近IC放置，以支持外部MOSFET導(dǎo)通時從VDD汲取的高峰值電流。
2. 大電容連接：在頂部MOSFET的漏極和地（VSS）之間連接一個低ESR電解電容，以防止漏極出現(xiàn)大的電壓瞬變。
3. 寄生電感最小化：盡量減小頂部MOSFET源極和底部MOSFET（同步整流器）漏極的寄生電感，以避免開關(guān)節(jié)點(diǎn)（HS引腳）出現(xiàn)大的負(fù)瞬變。
4. 接地連接設(shè)計(jì)：
   • 設(shè)計(jì)接地連接時，首要任務(wù)是將對MOSFET柵極進(jìn)行充電和放電的高峰值電流限制在最小的物理區(qū)域內(nèi)，以降低環(huán)路電感，減少M(fèi)OSFET柵極端子的噪聲問題。MOSFET應(yīng)盡可能靠近柵極驅(qū)動器放置。
   • 第二個高電流路徑包括自舉電容、自舉二極管、本地接地參考旁路電容和低側(cè)MOSFET體二極管。自舉電容通過自舉二極管從接地參考的VDD旁路電容逐周期充電，充電過程在短時間內(nèi)進(jìn)行，涉及高峰值電流。因此，在電路板上最小化這個環(huán)路的長度和面積對于確?？煽窟\(yùn)行非常重要。

總結(jié)

LM5100A/B/C和LM5101A/B/C系列高壓柵極驅(qū)動器憑借其豐富的特性和出色的性能，為功率轉(zhuǎn)換電路設(shè)計(jì)提供了強(qiáng)大的支持。在設(shè)計(jì)過程中，我們需要充分考慮啟動和欠壓鎖定、電平轉(zhuǎn)換、自舉二極管、輸出級等關(guān)鍵因素，合理選擇電容值，優(yōu)化電源供應(yīng)和PCB布局，以確保驅(qū)動器的穩(wěn)定運(yùn)行和整個功率轉(zhuǎn)換系統(tǒng)的高效性能。希望本文對電子工程師們在使用該系列驅(qū)動器進(jìn)行設(shè)計(jì)時有所幫助。

你在使用LM5100A/B/C和LM5101A/B/C系列驅(qū)動器的過程中遇到過哪些問題？你是如何解決的呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)和見解。