UCC21220和UCC21220A：高性能隔離式柵極驅(qū)動(dòng)器的設(shè)計(jì)與應(yīng)用

在電力電子設(shè)計(jì)領(lǐng)域，柵極驅(qū)動(dòng)器的性能對(duì)于整個(gè)系統(tǒng)的效率、穩(wěn)定性和可靠性起著至關(guān)重要的作用。今天我們要深入探討的UCC21220和UCC21220A，是德州儀器（TI）推出的兩款具有卓越性能的4A、6A雙通道基本和功能隔離式柵極驅(qū)動(dòng)器，它們?cè)诟咴肼暛h(huán)境下表現(xiàn)出色，適用于多種電源和電機(jī)驅(qū)動(dòng)拓?fù)洹?/p>

文件下載：ucc21220a.pdf

一、產(chǎn)品特性亮點(diǎn)

1. 靈活的驅(qū)動(dòng)配置

UCC21220和UCC21220A具有通用的驅(qū)動(dòng)能力，可以配置為雙低側(cè)、雙高側(cè)或半橋驅(qū)動(dòng)器。這種靈活性使得它們能夠適應(yīng)各種不同的應(yīng)用場(chǎng)景，滿足多樣化的設(shè)計(jì)需求。

2. 強(qiáng)大的隔離性能

支持基本和功能隔離，共模瞬態(tài)抗擾度（CMTI）大于125V/ns，這意味著它們能夠在高噪聲環(huán)境下穩(wěn)定工作，有效避免信號(hào)干擾，確保系統(tǒng)的可靠性。

3. 高速開(kāi)關(guān)性能

具有快速的開(kāi)關(guān)參數(shù)，典型傳播延遲為33ns，最大脈沖寬度失真為5ns，最大VDD上電延遲為10μs。這些特性使得它們能夠?qū)崿F(xiàn)快速的開(kāi)關(guān)動(dòng)作，減少開(kāi)關(guān)損耗，提高系統(tǒng)效率。

4. 寬電壓范圍和高輸出電流

輸出驅(qū)動(dòng)電源最高可達(dá)25V，提供5V和8V VDD欠壓鎖定（UVLO）選項(xiàng)。同時(shí)，能夠提供高達(dá)4A的峰值源電流和6A的峰值灌電流，滿足不同功率器件的驅(qū)動(dòng)需求。

5. 寬溫度范圍和安全認(rèn)證

工作結(jié)溫范圍為 -40°C至150°C，適用于各種惡劣的工業(yè)環(huán)境。并且計(jì)劃獲得多項(xiàng)安全相關(guān)認(rèn)證，如DIN EN IEC 60747 - 17（VDE 0884 - 17）的4242VPK隔離、UL 1577的3000 VRMS隔離1分鐘以及GB4943.1 - 2022的CQC認(rèn)證，為系統(tǒng)的安全性提供保障。

二、應(yīng)用領(lǐng)域廣泛

UCC21220和UCC21220A的出色性能使其在多個(gè)領(lǐng)域得到廣泛應(yīng)用，包括但不限于：

• 服務(wù)器電源：提供高效穩(wěn)定的電源驅(qū)動(dòng)，確保服務(wù)器的可靠運(yùn)行。
• 太陽(yáng)能逆變器和功率優(yōu)化器：在太陽(yáng)能發(fā)電系統(tǒng)中，實(shí)現(xiàn)高效的功率轉(zhuǎn)換和控制。
• 電信磚式轉(zhuǎn)換器：滿足電信設(shè)備對(duì)電源的高性能要求。
• 無(wú)線基礎(chǔ)設(shè)施：為無(wú)線通信設(shè)備提供穩(wěn)定的電源支持。
• 工業(yè)運(yùn)輸和機(jī)器人：適應(yīng)工業(yè)環(huán)境的惡劣條件，確保設(shè)備的可靠運(yùn)行。

三、詳細(xì)功能解析

1. 欠壓鎖定（UVLO）保護(hù)

UCC21220和UCC21220A在VDD和VCCI電源電路塊中都具有內(nèi)部欠壓鎖定（UVLO）保護(hù)功能。當(dāng)VDD偏置電壓低于啟動(dòng)閾值或啟動(dòng)后低于關(guān)閉閾值時(shí)，VDD UVLO功能會(huì)將受影響的輸出拉低，無(wú)論輸入引腳（INA和INB）的狀態(tài)如何。同樣，輸入側(cè)的UVLO保護(hù)確保只有當(dāng)VCCI電壓超過(guò)啟動(dòng)閾值時(shí)，設(shè)備才會(huì)激活；當(dāng)VCCI電壓低于關(guān)閉閾值時(shí)，信號(hào)傳輸將停止。這種保護(hù)機(jī)制有助于防止設(shè)備在低電壓條件下誤操作，提高系統(tǒng)的穩(wěn)定性。

2. 輸入和輸出邏輯

輸入引腳（INA、INB和DIS）基于TTL和CMOS兼容的輸入閾值邏輯，與VDD電源電壓完全隔離。輸入引腳易于由邏輯電平控制信號(hào)驅(qū)動(dòng)，具有典型的高閾值2V和低閾值1V，并且閾值隨溫度變化很小，具有1V的寬滯后，提供良好的抗噪性和穩(wěn)定的操作。輸出階段能夠提供4A的峰值源電流和6A的峰值灌電流，輸出電壓在VDD和VSS之間擺動(dòng)，實(shí)現(xiàn)軌到軌操作。

3. 輸出級(jí)結(jié)構(gòu)

輸出級(jí)采用獨(dú)特的上拉結(jié)構(gòu)，在功率開(kāi)關(guān)導(dǎo)通過(guò)渡的米勒平臺(tái)區(qū)域，能夠提供最高的峰值源電流，實(shí)現(xiàn)快速導(dǎo)通。上拉結(jié)構(gòu)由一個(gè)P溝道MOSFET和一個(gè)額外的上拉N溝道MOSFET并聯(lián)組成，N溝道MOSFET在輸出從低到高狀態(tài)轉(zhuǎn)換的瞬間短暫導(dǎo)通，提供峰值源電流的提升，有效降低了上拉階段的有效電阻。下拉結(jié)構(gòu)由一個(gè)N溝道MOSFET組成，確保輸出能夠快速拉低。

4. 禁用引腳功能

設(shè)置DIS引腳為高電平（或浮空）會(huì)同時(shí)關(guān)閉兩個(gè)輸出，將DIS引腳接地則允許設(shè)備正常工作。DIS引腳響應(yīng)迅速，在傳播延遲和其他開(kāi)關(guān)參數(shù)方面表現(xiàn)出色。當(dāng)VCCI保持在UVLO閾值以上時(shí)，DIS引腳才起作用。為了獲得更好的抗噪性，建議在不使用DIS引腳時(shí)將其接地，并在連接到微控制器時(shí)，在DIS引腳附近使用一個(gè)約1nF的低ESR/ESL電容進(jìn)行旁路。

四、典型應(yīng)用設(shè)計(jì)

1. 設(shè)計(jì)要求

以UCC21220或UCC21220A驅(qū)動(dòng)650 - V MOSFET的高低側(cè)配置為例，設(shè)計(jì)要求包括：

• 功率晶體管：IPP65R150CFD
• VCC：5.0V
• VDD：12V
• 輸入信號(hào)幅度：3.3V
• 開(kāi)關(guān)頻率（fs）：100kHz
• 直流母線電壓：400V

2. 詳細(xì)設(shè)計(jì)步驟

輸入濾波設(shè)計(jì)

建議使用一個(gè)小的輸入RIN - CIN濾波器來(lái)濾除由非理想布局或長(zhǎng)PCB走線引入的振鈴。RIN的取值范圍為0Ω至100Ω，CIN的取值范圍為10pF至100pF。在示例中，選擇RIN = 51Ω和CIN = 33pF，拐角頻率約為100MHz。在選擇這些組件時(shí)，需要注意良好的抗噪性和傳播延遲之間的權(quán)衡。

外部自舉二極管和串聯(lián)電阻選擇

自舉電容在低側(cè)晶體管導(dǎo)通時(shí)通過(guò)外部自舉二極管由VDD充電。為了最小化反向恢復(fù)損耗和相關(guān)的接地噪聲反彈，建議選擇高壓、快速恢復(fù)二極管或具有低正向電壓降和低結(jié)電容的SiC肖特基二極管。在示例中，由于直流母線電壓為400V，選擇了600 - V的超快二極管MURA160T3G。同時(shí)，使用一個(gè)自舉電阻RBOOT來(lái)減少D BOOT中的浪涌電流，并限制每個(gè)開(kāi)關(guān)周期內(nèi)VDDA - VSSA電壓的上升斜率，建議值為1Ω至20Ω，示例中選擇了2.2Ω的限流電阻。

柵極驅(qū)動(dòng)器輸出電阻選擇

外部柵極驅(qū)動(dòng)器電阻RON / ROFF用于限制由寄生電感/電容、高電壓/電流開(kāi)關(guān)dv/dt、di/dt和體二極管反向恢復(fù)引起的振鈴，微調(diào)柵極驅(qū)動(dòng)強(qiáng)度，優(yōu)化開(kāi)關(guān)損耗，并減少電磁干擾（EMI）。通過(guò)相關(guān)公式可以計(jì)算出高側(cè)和低側(cè)的峰值源電流和峰值灌電流，但需要注意的是，估計(jì)的峰值電流還會(huì)受到PCB布局和負(fù)載電容的影響，因此建議盡量減小柵極驅(qū)動(dòng)器環(huán)路的長(zhǎng)度。

柵極驅(qū)動(dòng)器功率損耗估計(jì)

柵極驅(qū)動(dòng)器子系統(tǒng)的總損耗PG包括UCC21220和UCC21220A的功率損耗PGD以及外圍電路的功率損耗。PGD是決定器件熱安全相關(guān)限制的關(guān)鍵因素，可以通過(guò)計(jì)算靜態(tài)功率損耗PGDQ和開(kāi)關(guān)操作損耗PGDO來(lái)估計(jì)。靜態(tài)功率損耗包括驅(qū)動(dòng)器的靜態(tài)功耗和在一定開(kāi)關(guān)頻率下的自功耗；開(kāi)關(guān)操作損耗與負(fù)載電容有關(guān)，驅(qū)動(dòng)器在每個(gè)開(kāi)關(guān)周期內(nèi)對(duì)負(fù)載進(jìn)行充電和放電。根據(jù)不同的情況，PGDO的計(jì)算方法有所不同，需要根據(jù)源/灌電流是否飽和來(lái)選擇合適的計(jì)算公式。

結(jié)溫估計(jì)

UCC21220和UCC21220A的結(jié)溫TJ可以通過(guò)公式TJ = TC + ΨJT × PGD來(lái)估計(jì)，其中TC是通過(guò)熱電偶或其他儀器測(cè)量的器件頂部溫度，ΨJT是結(jié)到頂部的特征參數(shù)。需要注意的是，ΨJT是基于JEDEC標(biāo)準(zhǔn)PCB板開(kāi)發(fā)的，當(dāng)PCB板布局不同時(shí)，該參數(shù)可能會(huì)發(fā)生變化。

電容選擇

• 自舉電容選擇：自舉電容的大小需要根據(jù)總柵極電荷和VDDA的電壓變化來(lái)確定。在示例中，通過(guò)計(jì)算得到自舉電容CBoot為230nF。為了在寬頻率范圍內(nèi)進(jìn)一步降低交流阻抗，建議使用一個(gè)低電容值的旁路電容（如100nF）與CBoot并聯(lián)，以優(yōu)化瞬態(tài)性能。
• VDDB電容選擇：通道B的電流要求與通道A相同，因此需要一個(gè)VDDB電容。在示例的自舉配置中，VDDB電容還需要通過(guò)自舉二極管為VDDA提供電流。選擇了一個(gè)50 - V、10 - μF的MLCC和一個(gè)50 - V、220 - nF的MLCC作為CVDD。如果偏置電源輸出與VDDB引腳距離較遠(yuǎn)，建議使用一個(gè)大于10μF的鉭或電解電容與CVDD并聯(lián)。

3. 應(yīng)用電路負(fù)偏置設(shè)計(jì)

當(dāng)非理想的PCB布局和長(zhǎng)封裝引腳引入寄生電感時(shí)，功率晶體管的柵源驅(qū)動(dòng)電壓在高di/dt和dv/dt開(kāi)關(guān)過(guò)程中可能會(huì)出現(xiàn)振鈴。為了防止振鈴超過(guò)閾值電壓導(dǎo)致意外導(dǎo)通甚至直通，通常會(huì)在柵極驅(qū)動(dòng)上施加負(fù)偏置。常見(jiàn)的實(shí)現(xiàn)方法有以下幾種：

• 使用齊納二極管的隔離電源輸出負(fù)偏置：在隔離電源輸出級(jí)使用齊納二極管，通過(guò)齊納二極管電壓設(shè)置負(fù)偏置。這種方法需要兩個(gè)電源用于半橋配置，并且Rz會(huì)有穩(wěn)態(tài)功耗。
• 使用兩個(gè)隔離電源的負(fù)偏置：使用兩個(gè)電源（或單輸入雙輸出電源），分別確定正驅(qū)動(dòng)輸出電壓和負(fù)關(guān)斷電壓。這種方法提供了更大的設(shè)置正負(fù)極軌電壓的靈活性，但需要更多的電源。
• 單電源和柵極驅(qū)動(dòng)路徑中的齊納二極管負(fù)偏置：通過(guò)在柵極驅(qū)動(dòng)環(huán)路中使用齊納二極管產(chǎn)生負(fù)偏置，只需要一個(gè)電源，并且自舉電源可用于高側(cè)驅(qū)動(dòng)。但這種方法的負(fù)柵極驅(qū)動(dòng)偏置不僅取決于齊納二極管，還取決于占空比，并且高側(cè)VDDA - VSSA必須保持足夠的電壓以保持在推薦的電源范圍內(nèi)，因此不適用于100%占空比的高側(cè)應(yīng)用。

五、電源和布局建議

1. 電源建議

UCC21220和UCC21220A的推薦輸入電源電壓（VCCI）為3V至5.5V，輸出偏置電源電壓（VDDA/VDDB）范圍為9.2V至25V。為了確保設(shè)備正常工作，不得讓VDD或VCCI低于各自的UVLO閾值。在VDD和VSS引腳之間應(yīng)放置一個(gè)本地旁路電容，建議使用低ESR的陶瓷表面貼裝電容，包括一個(gè)約10 - μF的電容用于器件偏置和一個(gè)額外的100 - nF電容用于高頻濾波。同樣，在VCCI和GND引腳之間也應(yīng)放置一個(gè)旁路電容，由于輸入側(cè)邏輯電路的電流消耗較小，該旁路電容的最小推薦值為100nF。

2. 布局指南

組件放置

低ESR和低ESL的電容應(yīng)靠近器件放置在VCCI和GND引腳之間以及VDD和VSS引腳之間，以支持外部功率晶體管導(dǎo)通時(shí)的高峰值電流。為了避免開(kāi)關(guān)節(jié)點(diǎn)VSSA（HS）引腳出現(xiàn)大的負(fù)瞬變，應(yīng)盡量減小頂部晶體管源極和底部晶體管源極之間的寄生電感。當(dāng)DIS引腳連接到微控制器時(shí)，建議在其附近使用一個(gè)≥1 - nF的低ESR/ESL電容進(jìn)行旁路。

接地考慮

應(yīng)將對(duì)晶體管柵極進(jìn)行充電和放電的高峰值電流限制在最小的物理區(qū)域內(nèi)，以減小環(huán)路電感，降低晶體管柵極端子上的噪聲。柵極驅(qū)動(dòng)器應(yīng)盡可能靠近晶體管放置。同時(shí)，要注意包括自舉電容、自舉二極管、本地VSSB參考旁路電容和低側(cè)晶體管體/反并聯(lián)二極管的高電流路徑，盡量減小該環(huán)路在電路板上的長(zhǎng)度和面積，以確?？煽窟\(yùn)行。

高壓考慮

為了確保初級(jí)和次級(jí)側(cè)之間的隔離性能，應(yīng)避免在驅(qū)動(dòng)器器件下方放置任何PCB走線或銅箔。建議在PCB上進(jìn)行切口，以防止可能影響UCC21220和UCC21220A隔離性能的污染。對(duì)于半橋或高低側(cè)配置，應(yīng)盡量增加高低側(cè)PCB走線之間的間隙距離。

熱考慮

如果驅(qū)動(dòng)電壓高、負(fù)載重或開(kāi)關(guān)頻率高，UCC21220和UCC21220A可能會(huì)消耗大量功率。合理的PCB布局可以幫助將熱量從器件散發(fā)到PCB上，最小化結(jié)到電路板的熱阻抗（θJB）。建議增加連接到VDDA、VDDB、VSSA和VSSB引腳的PCB銅箔面積，優(yōu)先考慮最大化與VSSA和VSSB的連接。如果系統(tǒng)中有多層板，建議通過(guò)多個(gè)適當(dāng)尺寸的過(guò)孔將VDDA、VDDB、VSSA和VSSB引腳連接到內(nèi)部接地或電源平面，并確保不同高壓平面的走線或銅箔不重疊。

六、總結(jié)

UCC21220和UCC21220A作為高性能的隔離式柵極驅(qū)動(dòng)器，具有靈活的配置、強(qiáng)大的隔離性能、高速開(kāi)關(guān)特性和完善的保護(hù)功能，適用于多種電源和電機(jī)驅(qū)動(dòng)應(yīng)用。在設(shè)計(jì)過(guò)程中，需要根據(jù)具體的應(yīng)用需求，合理選擇組件參數(shù)，優(yōu)化電源和布局設(shè)計(jì)，以充分發(fā)揮其性能優(yōu)勢(shì)，確保系統(tǒng)的高效、穩(wěn)定和可靠運(yùn)行。希望本文能夠?yàn)?a href="http://www.makelele.cn/v/tag/125/" target="_blank">電子工程師在使用UCC21220和UCC21220A進(jìn)行設(shè)計(jì)時(shí)提供有價(jià)值的參考。你在實(shí)際應(yīng)用中是否遇到過(guò)類(lèi)似的設(shè)計(jì)挑戰(zhàn)？你是如何解決的呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。