在半導(dǎo)體芯片高度集成化、應(yīng)用場(chǎng)景多元化的當(dāng)下，嵌入式存儲(chǔ)IP作為承載關(guān)鍵數(shù)據(jù)的核心單元，其可靠性、安全性與工藝適配性直接決定終端產(chǎn)品的性能上限。銳成芯微深耕嵌入式非易失性存儲(chǔ)（eNVM）IP領(lǐng)域，包括多次可編程（MTP）和一次可編程（OTP）等IP，并獲得了多家國(guó)際頭部芯片設(shè)計(jì)公司采用。

作為MTP的補(bǔ)充，銳成芯微雙技術(shù)路線布局OTP

隨著集成電路工藝往前演進(jìn)，對(duì)低成本高可靠OTP的需求越來(lái)越迫切，核心應(yīng)用覆蓋產(chǎn)品 ID 識(shí)別、缺陷修補(bǔ)、配置數(shù)據(jù) / 程序代碼 / 密鑰 / 校準(zhǔn)參數(shù)存儲(chǔ)等場(chǎng)景，無(wú)需依賴(lài)外部組件即可提升芯片性能或安全性。

為此，銳成芯微以浮柵Floating Gate OTP和反熔絲Anti-fuse OTP雙技術(shù)路線布局，前者主要面向90nm以上平臺(tái)，后者主要面向90nm及其以下平臺(tái)，實(shí)現(xiàn)全工藝節(jié)點(diǎn)覆蓋，打造行業(yè)領(lǐng)先的OTP IP解決方案，為消費(fèi)電子、汽車(chē)電子、工業(yè)控制等領(lǐng)域注入安全存儲(chǔ)新動(dòng)能。

銳成芯微專(zhuān)利技術(shù)布局Anti-fuse OTP IP

得益于在嵌入式非易失性存儲(chǔ)（eNVM）IP領(lǐng)域多年的積累，構(gòu)建了全球知識(shí)產(chǎn)權(quán)體系，銳成芯微自主研發(fā)的反熔絲Anti-fuse OTP，目前已獲得美國(guó)、韓國(guó)等海內(nèi)外國(guó)家和地區(qū)的專(zhuān)利授權(quán)，覆蓋反熔絲型存儲(chǔ)單元及存儲(chǔ)器結(jié)構(gòu)等關(guān)鍵領(lǐng)域，提供安全可控的IP解決方案。

該專(zhuān)利技術(shù)兼具高可靠性、讀取速度快、寬讀取電壓域適配等特性，尤其適用于40/22nm及FinFET先進(jìn)工藝節(jié)點(diǎn)。

全工藝兼容，無(wú)需額外光罩。這一特性對(duì)22nm及以下FinFET工藝至關(guān)重要。額外光罩會(huì)使制造成本增加30%以上，同時(shí)引入良率波動(dòng)風(fēng)險(xiǎn)，通過(guò)工藝兼容設(shè)計(jì)，可直接降低客戶(hù)流片成本與周期，提升方案市場(chǎng)競(jìng)爭(zhēng)力。

銳成芯微22nm Anti-fuse OTP IP實(shí)測(cè)：適配低功耗場(chǎng)景核心需求

22nm作為AIoT、可穿戴設(shè)備及汽車(chē)電子等領(lǐng)域芯片的核心制程，這些應(yīng)用對(duì)嵌入式非易失性存儲(chǔ)（eNVM）的低功耗、高可靠性、抗干擾能力需求突出，而該制程下eNVM IP開(kāi)發(fā)面臨短通道效應(yīng)、寄生電容等挑戰(zhàn)。得益于多年自主研發(fā)經(jīng)驗(yàn)及專(zhuān)利積累，銳成芯微基于22nm ULL（Ultra-Low Leakage，超低漏電?）工藝平臺(tái)開(kāi)發(fā)了反熔絲Anti-fuse OTP IP，在測(cè)試中表現(xiàn)出了優(yōu)異性能。

Anti-fuse OTP的核心價(jià)值體現(xiàn)在卓越的安全性、超低靜態(tài)功耗、高編程良率與可靠性、工藝兼容性與靈活性等，銳成芯微的Anti-fuse OTP IP的核心性能可通過(guò)實(shí)測(cè)數(shù)據(jù)直觀呈現(xiàn)。

關(guān)鍵性能參數(shù)

編程電壓

● IP支持單電源供電編程，無(wú)需額外升壓模塊, 能有效簡(jiǎn)化電源設(shè)計(jì)復(fù)雜度；

● 編程電壓范圍：3.0V~3.5V，支持低功耗制造工藝；

● 在22nm工藝節(jié)點(diǎn)中具備顯著優(yōu)勢(shì)；

● 適合物聯(lián)網(wǎng)終端、可穿戴設(shè)備等電池供電產(chǎn)品的需求。

圖1：編程電壓范圍（3.0V~3.5V）

編程時(shí)間

● 支持多檔位編程時(shí)間配置: 20us/50us/100us；

● 用戶(hù)可根據(jù)實(shí)際應(yīng)用需要，靈活調(diào)節(jié)編程時(shí)間，提高生成效率。

圖2：可配置多檔位編程時(shí)間(20us/50us/100us)

讀數(shù)閾值

● 編程前、后Icell電流閾值充分注

>25uA @ Vps = 0.8V;

>40uA @ Vps = 0.9V;

● 確保足夠冗余。

*注：讀取電流遠(yuǎn)超20uA閾值，確保了充足的讀數(shù)冗余與可靠性。

圖3. 存儲(chǔ)單元讀0/讀1電流閾值

可靠性（耐久度）

● 經(jīng)72小時(shí)250℃高溫烘烤后，Icell數(shù)值無(wú)變化；

● 產(chǎn)品適用于汽車(chē)電子發(fā)動(dòng)機(jī)艙、工業(yè)控制高溫工況等嚴(yán)苛場(chǎng)景；

● 存儲(chǔ)ECU固件、以及關(guān)鍵配置參數(shù)等核心數(shù)據(jù)。

圖4. 存儲(chǔ)單元經(jīng)過(guò)72h 250℃ 高溫烘烤后 Icell無(wú)變化

銳成芯微eNVM IP戰(zhàn)略：覆蓋全場(chǎng)景需求

銳成芯微深耕嵌入式非易失性存儲(chǔ)（eNVM）IP十余載，與全球20余家晶圓廠和過(guò)百家芯片設(shè)計(jì)公司達(dá)成了eNVM IP合作，在MTP、BCD eFlash、Floating Gate OTP等領(lǐng)域已取得良好的成績(jī)。銳成芯微eNVM IP獲得國(guó)內(nèi)外頭部芯片設(shè)計(jì)企業(yè)采用，包括三家全球前十大Fabless芯片公司。

隨著工藝往前演進(jìn)，銳成芯微加大投入，進(jìn)一步布局反熔絲Anti-fuse OTP IP和新型存儲(chǔ)RRAM IP，作為現(xiàn)有嵌入式非易失性存儲(chǔ)IP的補(bǔ)充，從而為客戶(hù)提供更全面的eNVM IP支持。22nm Anti-fuse OTP IP的推出，是銳成芯微eNVM戰(zhàn)略布局的重要組成部分。

未來(lái)，銳成芯微將繼續(xù)深耕嵌入式非易失性存儲(chǔ)IP，協(xié)同晶圓廠和芯片設(shè)計(jì)公司上下游伙伴，深化工藝與應(yīng)用場(chǎng)景的融合，以自主核心技術(shù)為支撐，為市場(chǎng)提供高品質(zhì)的、特色化的嵌入式非易失性存儲(chǔ)IP技術(shù)與服務(wù)。

關(guān)于銳成芯微

成都銳成芯微科技股份有限公司（簡(jiǎn)稱(chēng)：Actt；銳成芯微）成立于2011年，是集成電路知識(shí)產(chǎn)權(quán)（IP）產(chǎn)品設(shè)計(jì)、授權(quán)的國(guó)家級(jí)“專(zhuān)精特新”高新技術(shù)企業(yè)。公司立足低功耗技術(shù)，逐步發(fā)展和構(gòu)建完成以模擬及數(shù)模混合IP、嵌入式存儲(chǔ)IP、無(wú)線射頻通信IP及有線連接接口IP為主的產(chǎn)品格局，擁有國(guó)內(nèi)外專(zhuān)利超150件，先后與全球超30家晶圓廠建立了合作伙伴關(guān)系，覆蓋平面CMOS、FinFET、eFlash、BCD等多種工藝平臺(tái)，累計(jì)推廣IP 1000多項(xiàng)，服務(wù)全球數(shù)百家集成電路設(shè)計(jì)企業(yè)，產(chǎn)品廣泛應(yīng)用于汽車(chē)電子、工業(yè)控制、物聯(lián)網(wǎng)、無(wú)線通信、邊緣計(jì)算等領(lǐng)域。

銳成芯微始終以為合作伙伴提供高品質(zhì)的IP產(chǎn)品與服務(wù)為中心，秉承誠(chéng)信、責(zé)任、合作、共贏的價(jià)值理念，致力于打造深度協(xié)同的合作關(guān)系，成為產(chǎn)業(yè)生態(tài)中卓越的集成電路IP伙伴。