高效能計(jì)算核心：三相交錯(cuò)并聯(lián)LLC拓?fù)浒l(fā)展趨勢與SiC MOSFET在AI算力電源中的深度賦能

BASiC Semiconductor基本半導(dǎo)體一級(jí)代理商傾佳電子（Changer Tech）是一家專注于功率半導(dǎo)體和新能源汽車連接器的分銷商。主要服務(wù)于中國工業(yè)電源、電力電子設(shè)備和新能源汽車產(chǎn)業(yè)鏈。傾佳電子聚焦于新能源、交通電動(dòng)化和數(shù)字化轉(zhuǎn)型三大方向，代理并力推BASiC基本半導(dǎo)體SiC碳化硅MOSFET單管，SiC碳化硅MOSFET功率模塊，SiC模塊驅(qū)動(dòng)板等功率半導(dǎo)體器件以及新能源汽車連接器。?

傾佳電子楊茜致力于推動(dòng)國產(chǎn)SiC碳化硅模塊在電力電子應(yīng)用中全面取代進(jìn)口IGBT模塊，助力電力電子行業(yè)自主可控和產(chǎn)業(yè)升級(jí)！

傾佳電子楊茜咬住SiC碳化硅MOSFET功率器件三個(gè)必然，勇立功率半導(dǎo)體器件變革潮頭：

傾佳電子楊茜咬住SiC碳化硅MOSFET模塊全面取代IGBT模塊和IPM模塊的必然趨勢！

傾佳電子楊茜咬住SiC碳化硅MOSFET單管全面取代IGBT單管和大于650V的高壓硅MOSFET的必然趨勢！

傾佳電子楊茜咬住650V SiC碳化硅MOSFET單管全面取代SJ超結(jié)MOSFET和高壓GaN 器件的必然趨勢！

1. 緒論：AI算力時(shí)代的能源變革與電源挑戰(zhàn)

隨著生成式人工智能（Generative AI）、大語言模型（LLM）以及高性能計(jì)算（HPC）的爆發(fā)式增長，全球數(shù)據(jù)中心的算力需求正在經(jīng)歷一場前所未有的指數(shù)級(jí)躍遷。這場算力革命的背后，是一場更為嚴(yán)峻的能源與熱管理挑戰(zhàn)。傳統(tǒng)的服務(wù)器電源架構(gòu)，曾長期服務(wù)于以CPU為中心的通用計(jì)算場景，如今在面對以GPU和專用AI加速器為核心的高密度計(jì)算集群時(shí)，正顯露出效率、功率密度和熱管理的瓶頸。

1.1 從千瓦到兆瓦：AI集群的功率密度躍升

在過去十年中，標(biāo)準(zhǔn)服務(wù)器機(jī)架的功率密度通常維持在5kW至10kW之間。然而，隨著NVIDIA H100、Blackwell架構(gòu)以及未來Rubin架構(gòu)等高性能GPU的引入，單芯片功耗已突破700W甚至1000W大關(guān)。對于由數(shù)千張GPU組成的AI訓(xùn)練集群，單機(jī)架功率密度正迅速攀升至40kW、100kW，甚至在液冷技術(shù)的加持下向1MW邁進(jìn) 。

這種功率密度的急劇提升對電源供應(yīng)單元（PSU）提出了極其苛刻的要求。在有限的機(jī)架空間內(nèi)（通常不增加占地面積），PSU不僅需要提供成倍增長的功率輸出，還必須保持極高的轉(zhuǎn)換效率。在100kW的機(jī)架中，即便電源效率高達(dá)97%，剩余3%的損耗也意味著3kW的熱量產(chǎn)生——這相當(dāng)于三臺(tái)家用電熱爐在機(jī)柜內(nèi)部持續(xù)全功率運(yùn)行。因此，提升電源轉(zhuǎn)換效率不再僅僅是節(jié)能的環(huán)?？谔?hào)，而是保障AI集群穩(wěn)定運(yùn)行、降低散熱成本（TCO）的生存基石。

1.2 架構(gòu)演進(jìn)：從12V到48V/54V與高壓直流（HVDC）

為了應(yīng)對電流急劇增加帶來的配電損耗（Ploss?=I2R），數(shù)據(jù)中心電源架構(gòu)正在經(jīng)歷深刻的變革。傳統(tǒng)的12V中間總線架構(gòu)在面對AI服務(wù)器數(shù)百安培的電流需求時(shí)，銅排損耗和連接器應(yīng)力已變得不可接受。Open Compute Project (OCP) 推出的Open Rack v3 (ORv3) 標(biāo)準(zhǔn)，明確將機(jī)架母線電壓提升至48V或54V，這一改變理論上將配電損耗降低了16倍 。

在輸入端，為了進(jìn)一步提升端到端效率，行業(yè)正在探索從傳統(tǒng)的交流輸入向高壓直流（HVDC）輸入過渡，例如400VDC甚至800VDC架構(gòu)。這種架構(gòu)消除了機(jī)架層面的AC-DC整流環(huán)節(jié)，或者允許PSU在更高的直流電壓下工作，從而提升整體能效。在這一背景下，DC-DC轉(zhuǎn)換級(jí)的性能成為了決定系統(tǒng)整體效率的關(guān)鍵短板 。

1.3 99%效率的終極目標(biāo)

面對極為嚴(yán)苛的能效要求，行業(yè)標(biāo)準(zhǔn)如80 PLUS Titanium規(guī)定了96%的半載效率。然而，為了滿足AI數(shù)據(jù)中心的極致需求，電源設(shè)計(jì)工程師們正在向97.5%、98%乃至99%的峰值效率發(fā)起沖擊。實(shí)現(xiàn)這一目標(biāo)，僅靠傳統(tǒng)的硅（Si）基功率器件和硬開關(guān)拓?fù)湟央y以為繼。必須引入寬禁帶（WBG）半導(dǎo)體材料——特別是碳化硅（SiC）MOSFET，并結(jié)合先進(jìn)的軟開關(guān)拓?fù)浣Y(jié)構(gòu)。

在此背景下，三相交錯(cuò)并聯(lián)LLC（Three-Phase Interleaved LLC）諧振轉(zhuǎn)換器拓?fù)?，憑借其天然的紋波抵消特性、自動(dòng)均流能力和極高的功率密度潛力，成為了AI算力電源DC-DC級(jí)的首選方案。結(jié)合基本半導(dǎo)體（Basic Semiconductor）等廠商推出的先進(jìn)SiC MOSFET技術(shù)，這一拓?fù)湔谥匦露x高性能電源的標(biāo)準(zhǔn)。

2. 三相交錯(cuò)并聯(lián)LLC拓?fù)洌涸怼?yōu)勢與技術(shù)演進(jìn)

LLC諧振轉(zhuǎn)換器因其能夠在全負(fù)載范圍內(nèi)實(shí)現(xiàn)原邊零電壓開通（ZVS）和副邊零電流關(guān)斷（ZCS），長期以來一直是高效電源的核心拓?fù)?。然而，單相LLC在處理大功率（>3kW）時(shí)面臨著諧振電流有效值（RMS）大、輸出紋波電流高、變壓器體積龐大等局限。三相交錯(cuò)并聯(lián)LLC拓?fù)鋺?yīng)運(yùn)而生，它通過巧妙的相位控制和磁路設(shè)計(jì)，完美解決了這些痛點(diǎn)。

2.1 三相交錯(cuò)運(yùn)行的基本原理

三相交錯(cuò)并聯(lián)LLC本質(zhì)上是將三個(gè)獨(dú)立的半橋或全橋LLC諧振單元并聯(lián)，但在控制上對驅(qū)動(dòng)信號(hào)施加120°（2π/3）的相移。也就是A相、B相、C相的開關(guān)動(dòng)作在時(shí)間軸上依次錯(cuò)開三分之一的開關(guān)周期 。

2.1.1 紋波抵消效應(yīng)（Ripple Cancellation）

這是三相交錯(cuò)拓?fù)渥詈诵牡膬?yōu)勢。在單相LLC中，輸出整流電流呈現(xiàn)為兩倍開關(guān)頻率（2fsw?）的脈動(dòng)波形，且在半個(gè)周期內(nèi)歸零，導(dǎo)致巨大的交流紋波分量流向輸出電容。這不僅要求使用大容量的電解電容或大量的陶瓷電容來吸收紋波，還會(huì)導(dǎo)致電容發(fā)熱，影響系統(tǒng)壽命。

在三相交錯(cuò)系統(tǒng)中，總輸出電流Itotal?(t)是三相電流之和：

Itotal?(t)=ia?(t)+ib?(t?Ts?/3)+ic?(t?2Ts?/3)

由于各相電流波形之間存在120°的相位差，其基波和低次諧波分量在匯流點(diǎn)相互抵消。數(shù)學(xué)分析表明，總輸出電流的紋波頻率提升至開關(guān)頻率的6倍（6fsw?），而紋波幅值大幅下降。這種“紋波交錯(cuò)抵消”效應(yīng)使得設(shè)計(jì)者可以使用極小容量的輸出電容，甚至僅靠陶瓷電容即可滿足紋波電壓要求，從而顯著提升了功率密度并延長了電源壽命 。

2.1.2 熱分布與RMS電流降低

在單機(jī)架功率高達(dá)5.5kW至12kW的AI電源中，單相處理全部電流會(huì)導(dǎo)致功率器件和磁性元件承受極高的熱應(yīng)力。三相交錯(cuò)結(jié)構(gòu)將總功率三分流，每相僅承擔(dān)1/3的功率。由于導(dǎo)通損耗與電流的平方成正比（P=I2R），分散電流可以有效降低局部的熱點(diǎn)溫度。更重要的是，這種分布式的熱源設(shè)計(jì)更利于散熱系統(tǒng)的布局，無論是風(fēng)冷還是液冷，都能獲得更均勻的溫度場 。

2.2 諧振腔的連接方式：星型（Y）與三角形（Δ）

三相LLC并非簡單的三個(gè)模塊并聯(lián)，其原邊諧振腔的連接方式?jīng)Q定了系統(tǒng)的均流特性和控制復(fù)雜度。

2.2.1 星型（Y）連接與自動(dòng)均流

最常見的連接方式是原邊諧振腔（或變壓器原邊繞組）呈Y型連接，且中性點(diǎn)懸空。根據(jù)基爾霍夫電流定律（KCL），流入中性點(diǎn)的電流之和必須為零：

ia?+ib?+ic?=0

這一物理約束強(qiáng)制三相電流必須保持平衡。如果某一相的諧振參數(shù)（如Lr?,Cr?）與其他相存在偏差導(dǎo)致電流試圖增大，中性點(diǎn)電位會(huì)自動(dòng)發(fā)生漂移（Neutral Point Shift），從而抑制該相電流的增加并提升其他相的電流，直至達(dá)到新的平衡。這種**固有的自動(dòng)均流（Automatic Current Sharing）**機(jī)制是三相LLC相對于簡單并聯(lián)LLC的巨大優(yōu)勢，它極大地簡化了控制算法，無需復(fù)雜的逐相電流控制環(huán)路即可保證三相功率的均衡 。

2.2.2 三角形（Δ）連接

三角形連接通常用于對電壓增益有特殊要求的場合。雖然Δ連接在某些工況下能提供更高的輸出電壓能力，但它缺乏Y型連接的強(qiáng)制均流特性，且容易在閉合回路中產(chǎn)生環(huán)流（Circulating Current），特別是在三相參數(shù)不完全一致時(shí)。因此，在追求高可靠性和簡化控制的AI服務(wù)器電源中，Y型連接更為普遍 。

2.3 磁集成技術(shù)（Integrated Magnetics）

為了進(jìn)一步提升功率密度，三相LLC通常采用磁集成技術(shù)。傳統(tǒng)的單相LLC需要獨(dú)立的諧振電感和變壓器。而在三相系統(tǒng)中，可以利用三相磁通在時(shí)間上的相位差，將三個(gè)變壓器集成到一個(gè)磁芯結(jié)構(gòu)中（例如E-E core的三個(gè)柱）。在中心柱或磁軛部分，三相磁通相互抵消，從而減小了磁芯截面積和磁損耗。

“矩陣變壓器”（Matrix Transformer）是近年來的技術(shù)熱點(diǎn)。它將變壓器分散為多個(gè)主要通過PCB繞組實(shí)現(xiàn)的小型變壓器單元，通過原邊串聯(lián)、副邊并聯(lián)的方式組合。這種結(jié)構(gòu)非常適合扁平化的ORv3電源設(shè)計(jì)，能夠利用PCB繞組實(shí)現(xiàn)高度一致的參數(shù)控制，進(jìn)一步增強(qiáng)三相LLC的均流效果，并極大地降低了變壓器的高度，適應(yīng)1U甚至更薄的服務(wù)器機(jī)箱 。

2.4 控制策略的演進(jìn)

雖然三相LLC具有自動(dòng)均流特性，但在極高效率要求下（>98%），微小的參數(shù)差異仍可能導(dǎo)致效率下降?，F(xiàn)代控制策略已從模擬轉(zhuǎn)向全數(shù)字控制（Digital Control）。利用高性能MCU（如ST STM32G4或TI C2000系列），可以實(shí)施更復(fù)雜的控制算法：

切相控制（Phase Shedding）： 在輕載時(shí)，關(guān)閉其中一相或兩相，使剩余相工作在更高效率的負(fù)載點(diǎn)，從而解決LLC在輕載下效率通過循環(huán)能量損耗降低的問題 。

自適應(yīng)死區(qū)時(shí)間控制： 根據(jù)負(fù)載電流實(shí)時(shí)調(diào)整死區(qū)時(shí)間，確保在所有工況下實(shí)現(xiàn)ZVS，同時(shí)最小化體二極管導(dǎo)通時(shí)間。

同步整流（SR）精準(zhǔn)控制： 在三相交錯(cuò)中，SR信號(hào)的生成需要精確的相位控制，數(shù)字控制器可以基于感測到的原邊電流過零點(diǎn)，精準(zhǔn)生成互補(bǔ)的SR驅(qū)動(dòng)信號(hào) 。

3. 碳化硅（SiC）MOSFET：突破硅基極限的關(guān)鍵賦能者

三相交錯(cuò)并聯(lián)LLC拓?fù)潆m然在理論上具有諸多優(yōu)勢，但要實(shí)現(xiàn)99%的轉(zhuǎn)換效率，物理層面的器件性能至關(guān)重要。傳統(tǒng)的硅基超結(jié)（Superjunction）MOSFET在開關(guān)速度、反向恢復(fù)特性和高溫性能上已逼近物理極限，難以滿足AI算力電源對高頻、高壓和高密度的需求。碳化硅（SiC）作為第三代寬禁帶半導(dǎo)體，以其卓越的物理特性成為了這一領(lǐng)域的破局者。

3.1 寬禁帶材料的物理優(yōu)勢

SiC的禁帶寬度是硅的3倍，臨界擊穿電場是硅的10倍，熱導(dǎo)率是硅的3倍。這些物理屬性轉(zhuǎn)化為器件層面的巨大優(yōu)勢：

超低導(dǎo)通電阻（Specific RDS(on)?）： 得益于高擊穿場強(qiáng)，SiC MOSFET可以采用更薄、摻雜濃度更高的漂移層。這意味著在相同的耐壓等級(jí)（如650V或750V）下，SiC芯片的面積可以比硅小得多，或者在相同面積下實(shí)現(xiàn)極低的導(dǎo)通電阻（如10mΩ至25mΩ）。這直接降低了LLC原邊的大電流導(dǎo)通損耗 。

高溫穩(wěn)定性： 硅MOSFET的導(dǎo)通電阻隨溫度升高而急劇增加（在150°C時(shí)可能增加2.5倍以上），導(dǎo)致高溫下效率雪崩式下跌。相比之下，SiC MOSFET的導(dǎo)通電阻溫度系數(shù)較?。ㄍǔＴ黾?.3-1.5倍）。在AI服務(wù)器長期滿載、環(huán)境溫度較高的工況下，SiC的這一特性對于維持高效率和防止熱失控至關(guān)重要 。

3.2 開關(guān)特性的革命性提升

LLC雖然是軟開關(guān)拓?fù)?，但要?shí)現(xiàn)高頻化（>200kHz甚至500kHz）以減小磁性元件體積，器件的動(dòng)態(tài)參數(shù)極為關(guān)鍵。

極低輸出電容（Coss?）與關(guān)斷能量（Eoff?）： SiC MOSFET的Coss?遠(yuǎn)小于同規(guī)格的硅器件。在LLC中，實(shí)現(xiàn)ZVS需要諧振電流在死區(qū)時(shí)間內(nèi)抽走Coss?上的電荷。較小的Coss?意味著只需要較小的磁化電流（Im?）即可實(shí)現(xiàn)ZVS。這允許設(shè)計(jì)者增大勵(lì)磁電感（Lm?），從而減小原邊環(huán)流損耗，提升輕載效率。同時(shí)，極快的關(guān)斷速度將關(guān)斷損耗（Eoff?）降至忽略不計(jì) 。

體二極管特性（Body Diode）： 雖然LLC正常工作時(shí)體二極管不導(dǎo)通，但在啟動(dòng)、過載或動(dòng)態(tài)跳變瞬間，體二極管可能會(huì)導(dǎo)通。硅MOSFET體二極管的反向恢復(fù)電荷（Qrr?）極大，一旦發(fā)生硬反向恢復(fù)，可能導(dǎo)致器件失效或產(chǎn)生巨大EMI。SiC MOSFET的體二極管Qrr?極低（通常僅為硅的1/10），使其極其堅(jiān)固，且反向恢復(fù)損耗極低，大幅提升了系統(tǒng)的魯棒性 。

3.3 封裝技術(shù)的創(chuàng)新：Kelvin Source與銀燒結(jié)

為了釋放SiC芯片的潛能，封裝技術(shù)必須同步進(jìn)化。

Kelvin Source（開爾文源極）： 傳統(tǒng)的3引腳封裝（如TO-247-3）中，源極引腳同時(shí)承載功率回路的大電流和柵極驅(qū)動(dòng)回路的回路電流。大電流變化率（di/dt）在引腳寄生電感上產(chǎn)生的感應(yīng)電壓會(huì)反饋到柵極，減緩開關(guān)速度并增加開關(guān)損耗。TO-247-4或TOLL封裝引入了獨(dú)立的Kelvin Source引腳，將驅(qū)動(dòng)回路與功率回路解耦，消除了源極電感的負(fù)反饋效應(yīng)，使SiC MOSFET能夠以極高的速度開關(guān)，顯著降低Eon?和Eoff? 。

銀燒結(jié)（Silver Sintering）： 隨著功率密度的提升，芯片散熱成為瓶頸。傳統(tǒng)焊料的導(dǎo)熱率僅為50 W/mK左右，且熔點(diǎn)低，耐功率循環(huán)能力差?；景雽?dǎo)體等廠商在先進(jìn)SiC模塊和分立器件中采用了銀燒結(jié)工藝。納米銀膏在燒結(jié)后形成純銀連接層，熔點(diǎn)高達(dá)962°C，導(dǎo)熱率超過200 W/mK。這不僅將結(jié)殼熱阻（Rth(j?c)?）降低了20%-40%，還極大地提升了器件在高溫波動(dòng)下的可靠性，完美契合AI服務(wù)器頻繁的算力突發(fā)帶來的熱沖擊 。

4. 基本半導(dǎo)體（Basic Semiconductor）SiC產(chǎn)品線對AI電源的賦能解析

基本半導(dǎo)體（BASiC）已經(jīng)構(gòu)建了完整的SiC生態(tài)系統(tǒng)，覆蓋了從分立器件到功率模塊，再到驅(qū)動(dòng)芯片的全鏈條，精準(zhǔn)對接AI算力電源的高效能需求。

4.1 B3M系列第三代SiC MOSFET：為效率而生

基本半導(dǎo)體的B3M系列SiC MOSFET代表了當(dāng)前行業(yè)的一流水平，其參數(shù)針對高頻硬/軟開關(guān)拓?fù)溥M(jìn)行了深度優(yōu)化。

4.1.1 750V電壓等級(jí)的戰(zhàn)略意義

在資料中，B3M010C075Z、B3M025075Z等型號(hào)均采用了750V的耐壓設(shè)計(jì) 。

設(shè)計(jì)洞察： 傳統(tǒng)的650V器件在400V輸入總線的應(yīng)用中，電壓裕量較?。▋H250V），在應(yīng)對電網(wǎng)浪涌或負(fù)載瞬變時(shí)風(fēng)險(xiǎn)較高。而1200V器件雖然耐壓足夠，但導(dǎo)通電阻和成本較高。750V電壓等級(jí)是一個(gè)完美的平衡點(diǎn)，它為400V/48V直流變換器提供了充足的安全裕量，同時(shí)保持了接近650V器件的優(yōu)異導(dǎo)通性能。這對于追求零故障率的AI數(shù)據(jù)中心至關(guān)重要 。

4.1.2 關(guān)鍵型號(hào)性能解析

B3M010C075Z (TO-247-4, 750V, 10mΩ):

極致低阻： 10mΩ的導(dǎo)通電阻意味著在有效值電流高達(dá)50A-60A（對應(yīng)單相約20kW級(jí)別）時(shí)，導(dǎo)通損耗依然極低。這是實(shí)現(xiàn)超大功率（如30kW以上）電源模塊的核心器件。

銀燒結(jié)技術(shù)應(yīng)用： 該器件明確采用了銀燒結(jié)工藝，熱阻Rth(j?c)?低至0.20 K/W。這意味著在同樣的散熱條件下，它可以承受更大的損耗，或者在同樣的損耗下保持更低的結(jié)溫，從而進(jìn)一步降低RDS(on)?（利用SiC的正溫度系數(shù)特性），形成良性循環(huán)。

應(yīng)用場景： AI服務(wù)器電源架的主PFC級(jí)或LLC原邊主開關(guān)。

B3M025065B (TOLT, 650V, 25mΩ):

頂部散熱（Top-Side Cooling）： TOLT封裝是當(dāng)前高密度電源的寵兒。它將熱量直接從器件頂部導(dǎo)出到散熱器，而不經(jīng)過PCB。這不僅大幅降低了熱阻，還釋放了PCB底部的布線空間，使得在有限的體積內(nèi)實(shí)現(xiàn)復(fù)雜的信號(hào)走線（如三相交錯(cuò)控制信號(hào)）成為可能。

應(yīng)用場景： 超高密度（>100W/in3）的刀片式AI服務(wù)器電源模塊。

B3M025065L (TOLL, 650V, 25mΩ):

低寄生電感： TOLL封裝具有極低的引腳電感（約2nH），配合Kelvin源極，非常適合MHz級(jí)別的超高頻開關(guān)，有助于將無源元件體積縮減到極致。

4.2 BTP1521P：被忽視的幕后英雄——輔助電源芯片

在討論大功率SiC時(shí)，往往容易忽視輔助電源的作用。資料中提到的BTP1521P是一款正激DC-DC開關(guān)電源芯片 。

高頻特性： 其工作頻率可編程高達(dá)1.3MHz。這一點(diǎn)至關(guān)重要。在SiC驅(qū)動(dòng)應(yīng)用中，為了隔離高壓側(cè)和低壓側(cè)，同時(shí)也為了抑制高dv/dt帶來的共模噪聲，驅(qū)動(dòng)電源的變壓器往往需要極小的原副邊電容。高頻化允許使用體積極小、匝數(shù)極少的變壓器，從而減小寄生電容，提升驅(qū)動(dòng)電路的抗干擾能力（CMTI）。

系統(tǒng)賦能： 它為SiC MOSFET的柵極驅(qū)動(dòng)器（如基本半導(dǎo)體的BTD25350系列）提供穩(wěn)定、隔離的電源，確保SiC MOSFET能夠快速、可靠地開關(guān)。沒有高性能的輔助電源，SiC的高頻優(yōu)勢將無從發(fā)揮 。

5. 實(shí)現(xiàn)接近99%效率的系統(tǒng)級(jí)設(shè)計(jì)方案

要達(dá)成99%的轉(zhuǎn)換效率，單一器件的替換是不夠的，必須進(jìn)行系統(tǒng)級(jí)的損耗預(yù)算與優(yōu)化。以下基于三相交錯(cuò)并聯(lián)LLC拓?fù)渑c基本半導(dǎo)體SiC器件的組合，構(gòu)建一個(gè)高效率設(shè)計(jì)模型。

5.1 損耗分解與優(yōu)化策略

在一個(gè)典型的3kW-12kW AI服務(wù)器電源DC-DC級(jí)中，損耗主要來源于以下幾部分：

5.2 關(guān)鍵設(shè)計(jì)參數(shù)考量

為了實(shí)現(xiàn)99%效率，設(shè)計(jì)必須在全負(fù)載范圍內(nèi)保持ZVS，并讓勵(lì)磁電感電流造成的導(dǎo)通損耗最小化。

死區(qū)時(shí)間（Dead Time）優(yōu)化： 由于SiC MOSFET的Coss?極?。ㄈ鏐3M025075Z僅190pF），諧振腔充滿Coss?所需的時(shí)間非常短。這意味著死區(qū)時(shí)間可以設(shè)置得非常?。ɡ?100ns）。過大的死區(qū)時(shí)間會(huì)導(dǎo)致體二極管導(dǎo)通，引入額外壓降損耗；而SiC允許極短的死區(qū)，最大化了有效占空比，提升了傳輸效率 。

諧振參數(shù)（Lm/Lr）選擇： 較大的Lm?可以減小原邊環(huán)流，從而降低輕載和滿載時(shí)的導(dǎo)通損耗。SiC MOSFET優(yōu)異的開關(guān)速度和低Coss?使得即使在較大Lm?（較小勵(lì)磁電流）的情況下也能實(shí)現(xiàn)ZVS，從而打破了傳統(tǒng)設(shè)計(jì)中為了ZVS而犧牲導(dǎo)通損耗的妥協(xié)。

5.3 實(shí)戰(zhàn)案例數(shù)據(jù)支撐

根據(jù)行業(yè)參考設(shè)計(jì)數(shù)據(jù) ，采用650V/750V SiC MOSFET構(gòu)建的5.5kW三相交錯(cuò)LLC轉(zhuǎn)換器，在半載（50%負(fù)載）條件下可測得效率高達(dá)98.95% 。

輸入電壓： 400V DC

輸出電壓： 50V DC

開關(guān)頻率： 200kHz - 300kHz

功率密度： >170 W/in3

這一數(shù)據(jù)有力證明了“三相拓?fù)?+ SiC器件”是通往99%效率的必由之路。

6. 未來技術(shù)趨勢展望（2025-2026）

隨著AI算力需求的持續(xù)井噴，電源技術(shù)并未止步。

6.1 垂直供電（Vertical Power Delivery）與TOLT/TOLL/QDPAK封裝

為了減少主板上從電源到GPU的“最后一厘米”路徑上的I2R損耗，電源模塊正在從機(jī)箱后部移至GPU芯片的正下方，即“垂直供電”。這對電源模塊的高度和散熱提出了極致要求?；景雽?dǎo)體的B3M025065B (TOLT) 和 B3M025065L (TOLL) 封裝器件，憑借其超薄的外形和卓越的頂部/底部散熱能力，正是為這一趨勢量身定制的 。

6.2 800V HVDC生態(tài)的成熟

NVIDIA等巨頭正在推動(dòng)數(shù)據(jù)中心向800V直流母線遷移，以支持單機(jī)柜1MW的功耗 。這將推動(dòng)1200V SiC MOSFET在LLC中的應(yīng)用?；景雽?dǎo)體已布局了1200V的SiC MOSFET及模塊（Pcore系列），為下一代架構(gòu)做好了技術(shù)儲(chǔ)備。

6.3 數(shù)字化與智能化的深度融合

未來的三相LLC將不再僅僅是電力轉(zhuǎn)換單元，更是數(shù)據(jù)中心能源網(wǎng)絡(luò)的智能節(jié)點(diǎn)。通過集成高速M(fèi)CU和AI算法，電源將能夠?qū)崟r(shí)預(yù)測GPU負(fù)載波動(dòng)，動(dòng)態(tài)調(diào)整三相的相位和頻率，甚至在毫秒級(jí)時(shí)間內(nèi)響應(yīng)瞬態(tài)負(fù)載，實(shí)現(xiàn)“比特與瓦特”的聯(lián)動(dòng)優(yōu)化。

7. 結(jié)論

AI算力的爆發(fā)式增長將數(shù)據(jù)中心電源技術(shù)推向了一個(gè)新的歷史轉(zhuǎn)折點(diǎn)。傳統(tǒng)的電源方案已無法應(yīng)對當(dāng)前的高密度與高效率挑戰(zhàn)。三相交錯(cuò)并聯(lián)LLC拓?fù)?/strong>，憑借其卓越的紋波抵消與自動(dòng)均流特性，構(gòu)建了高功率密度電源的架構(gòu)基礎(chǔ)。而SiC MOSFET，特別是以基本半導(dǎo)體B3M系列為代表的采用銀燒結(jié)、開爾文源極封裝和優(yōu)化溝槽柵結(jié)構(gòu)的先進(jìn)器件，則為這一架構(gòu)注入了靈魂。