高性能低抖動(dòng)LVDS緩沖器：LMK1D210x的技術(shù)剖析與應(yīng)用指南

在電子設(shè)計(jì)領(lǐng)域，時(shí)鐘信號(hào)的精確分配對(duì)系統(tǒng)性能至關(guān)重要。今天，我們聚焦于TI的LMK1D210x系列低附加抖動(dòng)LVDS緩沖器，深入探討其特性、應(yīng)用及設(shè)計(jì)要點(diǎn)。

文件下載：lmk1d2108.pdf

一、LMK1D210x系列概述

LMK1D210x系列包括LMK1D2106和LMK1D2108兩款產(chǎn)品。這是一款高性能LVDS時(shí)鐘緩沖器家族，具備高達(dá)2GHz的工作頻率，能實(shí)現(xiàn)雙路1:6或1:8的差分緩沖功能。其工作電壓范圍為1.71V至3.465V，可適應(yīng)多種電源環(huán)境。

1.1 關(guān)鍵特性亮點(diǎn)

• 低附加抖動(dòng)：在12kHz至20MHz的積分范圍內(nèi)，156.25MHz時(shí)鐘信號(hào)下最大附加抖動(dòng)小于60fs RMS，這意味著在時(shí)鐘分配過(guò)程中能有效減少信號(hào)誤差，提高系統(tǒng)的穩(wěn)定性和精度。
• 極低相位噪聲：典型相位噪聲低至 -164 dBc/Hz，有助于降低信號(hào)干擾，提升信號(hào)質(zhì)量。
• 快速傳播延遲：最大傳播延遲小于575ps，確保時(shí)鐘信號(hào)能夠快速準(zhǔn)確地傳輸?shù)礁鱾€(gè)輸出端。
• 輸出偏差極小：最大輸出偏差僅20ps，保證了多個(gè)輸出時(shí)鐘信號(hào)之間的同步性。
• 高擺幅LVDS：當(dāng)AMP_SEL = 1時(shí)，典型差分輸出電壓幅度可達(dá)500mV VOD，滿足一些對(duì)信號(hào)幅度有較高要求的應(yīng)用場(chǎng)景。
• 靈活的輸出控制：通過(guò)EN引腳可實(shí)現(xiàn)輸出組的開啟或關(guān)閉，方便系統(tǒng)節(jié)能和控制。
• 通用輸入兼容性：能夠接受LVDS、LVPECL、LVCMOS、HCSL和CML等多種信號(hào)電平，增強(qiáng)了與不同電路的適配性。

1.2 產(chǎn)品封裝信息

不同的封裝尺寸可根據(jù)實(shí)際PCB布局和空間要求進(jìn)行選擇。

二、應(yīng)用領(lǐng)域廣泛

LMK1D210x憑借其優(yōu)秀的性能，在多個(gè)領(lǐng)域都有廣泛的應(yīng)用。

• 電信與網(wǎng)絡(luò)：在高速數(shù)據(jù)傳輸和通信系統(tǒng)中，精確的時(shí)鐘分配對(duì)數(shù)據(jù)同步和傳輸準(zhǔn)確性至關(guān)重要。LMK1D210x的低抖動(dòng)和低偏差特性能夠滿足這些系統(tǒng)的嚴(yán)格要求。
• 醫(yī)療成像：醫(yī)療設(shè)備對(duì)信號(hào)質(zhì)量和穩(wěn)定性要求極高，LMK1D210x可以為成像設(shè)備提供穩(wěn)定的時(shí)鐘信號(hào)，確保圖像的清晰和準(zhǔn)確。
• 測(cè)試與測(cè)量：在高精度的測(cè)試和測(cè)量?jī)x器中，需要精確的時(shí)鐘信號(hào)來(lái)保證測(cè)量結(jié)果的可靠性。該系列緩沖器能夠提供高質(zhì)量的時(shí)鐘信號(hào)，滿足測(cè)試設(shè)備的需求。
• 無(wú)線基礎(chǔ)設(shè)施：如基站、無(wú)線接入點(diǎn)等設(shè)備，需要穩(wěn)定的時(shí)鐘信號(hào)來(lái)支持無(wú)線通信的正常運(yùn)行。LMK1D210x的高性能能夠確保無(wú)線信號(hào)的準(zhǔn)確傳輸和接收。
• 專業(yè)音視頻與顯示：在音視頻處理和顯示系統(tǒng)中，準(zhǔn)確的時(shí)鐘信號(hào)對(duì)音視頻同步和畫質(zhì)顯示起著關(guān)鍵作用。該系列緩沖器可以提供穩(wěn)定的時(shí)鐘，提升音視頻質(zhì)量。

三、詳細(xì)功能解析

3.1 功能框圖與工作原理

LMK1D210x的核心是通過(guò)CMOS晶體管控制輸出電流。它有兩個(gè)輸入（IN0和IN1），在LMK1D2108中可將時(shí)鐘信號(hào)分配到16對(duì)差分LVDS輸出（OUT0至OUT15），在LMK1D2106中可分配到12對(duì)輸出（OUT0至OUT11）。每個(gè)緩沖模塊由一個(gè)輸入和最多6（LMK1D2106）或8（LMK1D2108）個(gè)LVDS輸出組成。

3.2 特色功能詳述

• 故障安全輸入功能：該系列產(chǎn)品支持故障安全輸入操作，在未施加VDD電源時(shí)驅(qū)動(dòng)設(shè)備輸入不會(huì)損壞器件。同時(shí)，內(nèi)部的輸入遲滯特性可防止在沒(méi)有輸入信號(hào)時(shí)輸出隨機(jī)振蕩，允許輸入引腳懸空。這一設(shè)計(jì)增強(qiáng)了系統(tǒng)的可靠性和抗干擾能力。
• 輸出組控制：通過(guò)EN引腳可以靈活控制輸出組的狀態(tài)。當(dāng)EN引腳懸空時(shí)，兩個(gè)輸出組均開啟；當(dāng)EN引腳為邏輯“0”時(shí)，兩個(gè)輸出組均關(guān)閉；當(dāng)EN引腳為邏輯“1”時(shí)，一個(gè)輸出組開啟，另一個(gè)關(guān)閉。這種控制方式方便系統(tǒng)實(shí)現(xiàn)節(jié)能和功能選擇。
• 輸出幅度控制：AMP_SEL引腳用于選擇輸出幅度。用戶可以根據(jù)實(shí)際應(yīng)用需求，選擇標(biāo)準(zhǔn)LVDS擺幅（350mV）或更高的擺幅（500mV）。在對(duì)信號(hào)幅度要求較高的應(yīng)用中，如長(zhǎng)距離傳輸或?qū)υ肼暶舾械沫h(huán)境，可選擇更高的擺幅來(lái)提高信號(hào)的抗干擾能力。

四、電氣特性與性能指標(biāo)

4.1 絕對(duì)最大額定值與ESD防護(hù)

在使用LMK1D210x時(shí)，需要注意其絕對(duì)最大額定值，如電源電壓范圍為 -0.3V至3.6V，輸入電壓范圍為 -0.3V至3.6V等。超出這些額定值可能會(huì)對(duì)器件造成永久性損壞。同時(shí)，該器件具有一定的ESD防護(hù)能力，人體模型（HBM）下為 ±3000V，充電器件模型（CDM）下為 ±1000V。在實(shí)際操作中，仍需采取適當(dāng)?shù)腅SD防護(hù)措施，以確保器件的安全。

4.2 推薦工作條件

推薦的電源電壓有1.8V、2.5V和3.3V三種可選，每種電壓都有相應(yīng)的電壓范圍。例如，1.8V電源時(shí)，電壓范圍為1.71V至1.89V。此外，工作溫度范圍為 -40°C至105°C，結(jié)溫范圍為 -40°C至135°C。在設(shè)計(jì)電路時(shí)，應(yīng)確保器件在推薦的工作條件下運(yùn)行，以保證其性能的穩(wěn)定性和可靠性。

4.3 電氣參數(shù)分析

• 電源電流：在不同的工作頻率和輸出狀態(tài)下，器件的電源電流會(huì)有所變化。例如，在靜態(tài)情況下（所有輸出開啟且未端接，f = 0 Hz），LMK1D2106的靜態(tài)核心電源電流典型值為75mA，LMK1D2108為80mA。當(dāng)工作頻率為100MHz且所有輸出開啟、負(fù)載電阻為100Ω時(shí)，電流會(huì)相應(yīng)增加。
• 輸入輸出特性：輸入頻率方面，單端LVCMOS/LVTTL時(shí)鐘輸入頻率范圍為DC至250MHz，差分時(shí)鐘輸入頻率可達(dá)2GHz。輸出特性包括差分輸出電壓幅度、共模輸出電壓等。通過(guò)調(diào)整AMP_SEL引腳，可以改變輸出幅度。在VIN,DIFF(P - P) = 0.3V，RLOAD = 100Ω條件下，當(dāng)AMP_SEL = 0時(shí)，典型差分輸出電壓幅度為350mV；當(dāng)AMP_SEL = 1時(shí)，典型值可達(dá)500mV。

五、應(yīng)用設(shè)計(jì)要點(diǎn)

5.1 輸入輸出端接設(shè)計(jì)

• 輸出端接：為了保證最佳性能，建議使用100Ω的差分電阻對(duì)未使用的輸出進(jìn)行端接。雖然未端接的輸出也能工作，但會(huì)導(dǎo)致使用中的輸出AC共模電壓（VOS）略有下降。可采用DC耦合或AC耦合方式連接到LVDS接收器。當(dāng)接收器內(nèi)部偏置電壓與LMK1D210x輸出共模電壓不同時(shí)，需采用AC耦合方式。
• 輸入端接：該系列輸入可與LVDS、LVPECL、HCSL或LVCMOS驅(qū)動(dòng)器連接。對(duì)于不同的驅(qū)動(dòng)器類型，連接方式有所不同。例如，LVDS驅(qū)動(dòng)器可采用DC或AC耦合方式連接，LVPECL輸入需要串聯(lián)電阻來(lái)降低信號(hào)擺幅（當(dāng)信號(hào)擺幅 > 1.6VPP時(shí)）。對(duì)于未使用的輸入引腳，建議使用1kΩ電阻將兩個(gè)輸入引腳（INP, INN）接地。

5.2 電源設(shè)計(jì)與布局

• 電源設(shè)計(jì)：高性能時(shí)鐘緩沖器對(duì)電源噪聲非常敏感，因此必須采取措施降低系統(tǒng)電源的噪聲。可使用濾波電容消除電源的低頻噪聲，旁路電容為高頻噪聲提供低阻抗路徑。旁路電容應(yīng)靠近電源引腳布局，且布線環(huán)路要短，以減小電感。同時(shí)，可在板級(jí)電源和芯片電源之間插入鐵氧體磁珠，隔離時(shí)鐘驅(qū)動(dòng)器產(chǎn)生的高頻開關(guān)噪聲。
• PCB布局：為了確保散熱和性能，芯片封裝的裸焊盤應(yīng)與PCB的接地平面相連，通過(guò)多個(gè)過(guò)孔將熱量散發(fā)到PCB上。在布局時(shí)，要注意合理安排引腳和布線，減少信號(hào)干擾。

六、典型應(yīng)用案例分析

以JESD204B/C ADC系統(tǒng)為例，LMK1D210x可用于分配ADC時(shí)鐘和SYSREF時(shí)鐘。在這個(gè)應(yīng)用中，由于ADC時(shí)鐘接收器模塊與驅(qū)動(dòng)器的共模電壓可能不同，通常采用AC耦合方式；而SYSREF時(shí)鐘接收器模塊在共模電壓匹配的情況下，可采用DC耦合方式。未使用的輸出應(yīng)使用100Ω電阻進(jìn)行差分端接，以優(yōu)化性能。

在實(shí)際設(shè)計(jì)過(guò)程中，可能會(huì)遇到輸出電壓與接收器共模電壓不匹配的問(wèn)題?？梢圆捎秒娮璺謮壕W(wǎng)絡(luò)來(lái)降低共模電壓，同時(shí)使用AMP_SEL引腳選擇更高的擺幅模式來(lái)補(bǔ)償分壓后的信號(hào)衰減。

通過(guò)對(duì)LMK1D210x系列低附加抖動(dòng)LVDS緩沖器的詳細(xì)介紹，我們可以看到它在時(shí)鐘分配領(lǐng)域具有出色的性能和廣泛的應(yīng)用前景。在實(shí)際設(shè)計(jì)中，工程師們需要根據(jù)具體的應(yīng)用需求和系統(tǒng)要求，合理選擇器件參數(shù)，進(jìn)行精心的電路設(shè)計(jì)和布局，以充分發(fā)揮其優(yōu)勢(shì)，實(shí)現(xiàn)高性能的時(shí)鐘分配方案。你在使用類似的時(shí)鐘緩沖器時(shí)，遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享。