LMK04000 家族時鐘抖動清理器：高精度時鐘解決方案

在電子設(shè)計領(lǐng)域，時鐘信號的穩(wěn)定性和低抖動特性對于眾多應(yīng)用至關(guān)重要。TI 的 LMK04000 家族時鐘抖動清理器憑借其卓越的性能和豐富的功能，為數(shù)據(jù)轉(zhuǎn)換、無線通信、網(wǎng)絡(luò)等多個領(lǐng)域提供了高精度的時鐘解決方案。今天，我們就來深入了解一下 LMK04000 家族的相關(guān)特性和應(yīng)用。

文件下載：lmk04010.pdf

一、產(chǎn)品概述

LMK04000 家族包括 LMK04000、LMK04001、LMK04002、LMK04010、LMK04011、LMK04031 和 LMK04033 等型號。該家族產(chǎn)品采用級聯(lián) PLLatinum? 架構(gòu)，結(jié)合外部晶體和變?nèi)?a target="_blank">二極管，能夠在無需高性能壓控晶體振蕩器（VCXO）模塊的情況下，實(shí)現(xiàn)低噪聲抖動清理、時鐘倍頻和分配功能，提供亞 200 飛秒（fs）的均方根（RMS）抖動性能。

二、產(chǎn)品特性亮點(diǎn)

（一）級聯(lián) PLL 架構(gòu)

• PLL1：具有高達(dá) 40 MHz 的鑒相器速率，集成了低噪聲晶體振蕩器電路，支持雙冗余輸入?yún)⒖紩r鐘并具備信號丟失檢測（LOS）功能。其窄環(huán)路帶寬（10 Hz - 200 Hz）設(shè)計，可有效抑制參考時鐘在傳輸路徑上累積的高頻偏移相位噪聲，同時保留參考時鐘輸入信號的頻率精度，為 PLL2 提供一個干凈的參考時鐘。
• PLL2：歸一化 [1 Hz] PLL 噪聲基底低至 - 224 dBc/Hz，鑒相器速率最高可達(dá) 100 MHz，具備輸入頻率倍增器和集成低噪聲 VCO。較寬的環(huán)路帶寬（50 kHz - 200 kHz）設(shè)計，能夠充分利用內(nèi)部 VCO 在高頻偏移下的出色相位噪聲特性，與 PLL1 協(xié)同工作，實(shí)現(xiàn)超低抖動輸出。

（二）超低 RMS 抖動性能

• 在 12 kHz - 20 MHz 頻率范圍內(nèi)，RMS 抖動低至 150 fs；在 100 Hz - 20 MHz 頻率范圍內(nèi)，RMS 抖動為 200 fs。如此低的抖動特性，能夠滿足對時鐘精度要求極高的應(yīng)用場景，如高速數(shù)據(jù)轉(zhuǎn)換器和高精度測量設(shè)備等。

（三）豐富的輸出類型和高時鐘速率支持

• 支持 LVPECL/2VPECL、LVDS 和 LVCMOS 等多種輸出類型，適用于不同的應(yīng)用需求。
• 最高支持 1080 MHz 的時鐘速率，可滿足高速系統(tǒng)的時鐘需求。

（四）其他特性

• 上電時提供默認(rèn)時鐘輸出（CLKout2），可用于為現(xiàn)場可編程門陣列（FPGA）或微控制器提供初始時鐘。
• 具備五個專用通道分頻器和延遲模塊，可靈活調(diào)整時鐘輸出的頻率和相位。
• 系列內(nèi)的器件引腳兼容，方便設(shè)計人員進(jìn)行不同型號之間的替換和升級。
• 工作溫度范圍為 -40°C 至 85°C，適用于工業(yè)環(huán)境。
• 工作電壓范圍為 3.15 V 至 3.45 V，采用 48 引腳 WQFN 封裝（7.0 x 7.0 x 0.8 mm）。

三、應(yīng)用領(lǐng)域廣泛

（一）數(shù)據(jù)轉(zhuǎn)換領(lǐng)域

在高精度數(shù)據(jù)轉(zhuǎn)換器中，穩(wěn)定且低抖動的時鐘信號對于提高數(shù)據(jù)轉(zhuǎn)換的精度和速度至關(guān)重要。LMK04000 家族的低抖動特性能夠有效減少時鐘噪聲對數(shù)據(jù)轉(zhuǎn)換過程的影響，確保數(shù)據(jù)的準(zhǔn)確采集和處理。

（二）無線基礎(chǔ)設(shè)施

無線通信系統(tǒng)對時鐘的穩(wěn)定性和抗干擾能力要求極高。LMK04000 家族的雙冗余輸入和低噪聲特性，能夠?yàn)闊o線基站、接入點(diǎn)等設(shè)備提供可靠的時鐘信號，保證無線通信的穩(wěn)定傳輸。

（三）網(wǎng)絡(luò)通信

在 SONET/SDH、DSLAM 等網(wǎng)絡(luò)設(shè)備中，精確的時鐘同步是實(shí)現(xiàn)數(shù)據(jù)準(zhǔn)確傳輸和交換的關(guān)鍵。LMK04000 家族可提供高精度的時鐘信號，滿足網(wǎng)絡(luò)設(shè)備對時鐘同步的嚴(yán)格要求。

（四）其他領(lǐng)域

還可應(yīng)用于醫(yī)療設(shè)備、軍事/航空航天、測試測量以及視頻等領(lǐng)域，為這些領(lǐng)域的高精度設(shè)備提供穩(wěn)定可靠的時鐘源。

四、功能詳細(xì)解析

（一）系統(tǒng)架構(gòu)

級聯(lián) PLL 架構(gòu)的設(shè)計旨在在寬范圍的輸出頻率和相位噪聲偏移頻率下實(shí)現(xiàn)最低的抖動性能。PLL1 與外部參考時鐘和 VCXO 配合使用，為 PLL2 提供頻率準(zhǔn)確、低相位噪聲的參考時鐘。PLL2 則負(fù)責(zé)進(jìn)行頻率倍頻，通過合理選擇 PLL2 的環(huán)路帶寬，充分發(fā)揮內(nèi)部 VCO 在高頻偏移下的優(yōu)勢，實(shí)現(xiàn)整體最佳的相位噪聲和抖動性能。

（二）冗余參考輸入與 LOS 檢測

• 該家族器件具有兩個與 LVDS/LVPECL/LVCMOS 兼容的參考時鐘輸入（CLKin0 和 CLKin1），用戶可選擇固定輸入，也可配置為兩種自動切換模式。當(dāng)選擇自動切換模式時，CLKinX_LOS 輸出可指示所選參考時鐘輸入的信號狀態(tài)。
• 如果 PLL1 原本處于鎖定狀態(tài)，而兩個參考時鐘都丟失，那么設(shè)備的頻率精度將由 PLL1 上使用的 VCXO 的絕對調(diào)諧范圍決定。

（三）集成環(huán)路濾波器極點(diǎn)

PLL2 具有可編程的 3 階和 4 階環(huán)路濾波器極點(diǎn)。啟用時，可從固定值范圍內(nèi)選擇內(nèi)部電阻和電容值，以實(shí)現(xiàn) 3 階或 4 階環(huán)路濾波器響應(yīng)，與芯片附近安裝的外部組件相輔相成，優(yōu)化環(huán)路性能。

（四）時鐘分配與控制

• 時鐘分配：具備至少五個輸出的時鐘分配模塊，輸出類型包括 LVPECL、2VPECL、LVDS 和 LVCMOS，具體組合由器件型號決定。2VPECL 是 National Semiconductor 的專有配置，可產(chǎn)生 2 Vpp 的差分?jǐn)[幅，與許多數(shù)據(jù)轉(zhuǎn)換器兼容。
• 分頻與延遲：每個時鐘分配通道都包括一個通道分頻器和延遲調(diào)整模塊。分頻器的取值范圍為 2 至 510，以 2 為步長，“旁路”模式相當(dāng)于 1 分頻；時鐘輸出延遲寄存器支持 150 ps 的步長，總延遲范圍為 0 至 2250 ps。
• 全局同步與輸出使能：SYNC 輸入可用于同步所有活動時鐘輸出，當(dāng) SYNC 為低電平時，輸出也被拉低；當(dāng) SYNC* 變?yōu)楦唠娖綍r，時鐘輸出同時變?yōu)楦唠娖?。每個時鐘輸出通道都可通過時鐘輸出使能控制位單獨(dú)控制，同時受全局輸出使能輸入引腳（GOE）的控制。鎖檢測（LD）信號可連接到 GOE 引腳，當(dāng)合成器未鎖定時，自動禁用所有輸出。

五、電氣特性分析

（一）輸入輸出規(guī)范

• 輸入時鐘：CLKin0 和 CLKin1 的輸入時鐘頻率在手動選擇模式下為 0.001 - 400 MHz，在自動切換模式下為 1 - 400 MHz，輸入時鐘的擺率建議不低于 0.5 V/ns 以滿足抖動性能要求。
• 輸出類型：不同輸出類型（LVDS、LVPECL、2VPECL、LVCMOS）具有各自的電氣特性，如最大頻率、輸出電壓、偏置電壓等。例如，LVDS 輸出的最大頻率可達(dá) 1080 MHz，差分輸出電壓在特定條件下為 250 - 450 mV 等。

（二）PLL 特性

• PLL1：鑒相器頻率最高可達(dá) 40 MHz，電荷泵源電流和灌電流可編程，電荷泵的失配、電流隨電壓和溫度的變化等參數(shù)都有明確的規(guī)范。
• PLL2：參考輸入頻率在不同配置下有不同的限制，鑒相器頻率最高可達(dá) 100 MHz，電荷泵源電流和灌電流同樣可編程，并且對歸一化相位噪聲貢獻(xiàn)等指標(biāo)也有詳細(xì)規(guī)定。

（三）VCO 特性

不同型號的 VCO 調(diào)諧范圍不同，如 LMK040x0 為 1185 - 1296 MHz，LMK040x1 為 1430 - 1570 MHz 等。VCO 還具有輸出功率、調(diào)諧靈敏度等特性，并且給出了開環(huán)和閉環(huán)狀態(tài)下的相位噪聲和抖動指標(biāo)。

六、編程與配置

（一）寄存器編程

LMK040xx 器件通過多個 32 位寄存器進(jìn)行編程，每個寄存器由 4 位地址字段和 28 位數(shù)據(jù)字段組成。編程時，數(shù)據(jù)按 MSB 優(yōu)先的順序時鐘輸入，最后通過 LE 信號的高低變化將內(nèi)容鎖存到所選寄存器中。為了實(shí)現(xiàn)正確的頻率校準(zhǔn)，在編程寄存器 15 之前，必須確保 OSCin 端口有有效信號輸入。

（二）推薦編程順序

• 首先將 R7 的復(fù)位位設(shè)置為 1，確保設(shè)備處于默認(rèn)狀態(tài)；再次編程 R7 時，將復(fù)位位清零。
• 依次編程 R0 - R4 寄存器，配置時鐘輸出的相關(guān)功能，如通道復(fù)用器輸出選擇、分頻值、延遲值和使能/禁用位等。
• 按照寄存器映射表中的默認(rèn)值編程 R5、R6、R8 - R10 寄存器。
• 編程 R11 寄存器，配置參考時鐘輸入的類型、LOS 超時、LOS 類型和模式（手動或自動切換）。
• 編程 R12 寄存器，配置 PLL1 的電荷泵增益、極性、R 計數(shù)器和 N 計數(shù)器。
• 最后編程 R13 - R15 寄存器，配置 PLL2 的參數(shù)、晶體模式選項和某些全局?jǐn)嘌怨δ堋?/li>

七、應(yīng)用設(shè)計要點(diǎn)

（一）系統(tǒng)級連接

在典型應(yīng)用中，需要注意輸入時鐘的耦合方式（AC 或 DC）、參考時鐘的冗余設(shè)計、環(huán)路濾波器的設(shè)計以及時鐘輸出的耦合和終端匹配等問題。例如，VCO 輸出緩沖器信號（Fout）在啟用時應(yīng)使用 100 pF 電容進(jìn)行 AC 耦合；時鐘輸出都應(yīng)使用 0.1 μF 電容進(jìn)行 AC 耦合，并根據(jù)輸出類型選擇合適的終端電阻。

（二）電源管理

推薦將時鐘輸出的電源引腳連接到專用電源平面，其他電源引腳連接到第二個電源平面。此外，LMK04000 家族內(nèi)部為 PLL 和 VCO 模塊提供了電壓調(diào)節(jié)器，以增強(qiáng)抗噪能力。

（三）熱管理

由于該家族器件的功耗可能較高，需要注意熱管理。為保證可靠性和性能，芯片溫度應(yīng)限制在最高 125°C?？赏ㄟ^在 PCB 上設(shè)計散熱焊盤和多個過孔連接到接地平面，以及在 PCB 另一側(cè)設(shè)置銅面積約為 2 平方英寸的散熱區(qū)域等方式，將熱量從芯片散發(fā)出去。

（四）晶體振蕩器設(shè)計

如果選擇使用外部晶體實(shí)現(xiàn)振蕩器，需要注意晶體的負(fù)載電容匹配、等效串聯(lián)電阻（ESR）和功率耗散能力等參數(shù)。根據(jù)參考設(shè)計電路，合理選擇和計算電容、電阻值，確保振蕩器的穩(wěn)定運(yùn)行。

（五）終端匹配

在終端匹配時鐘驅(qū)動器時，應(yīng)遵循傳輸線理論，確保良好的阻抗匹配，防止信號反射。不同類型的時鐘驅(qū)動器（LVDS、LVPECL）需要不同的負(fù)載和終端匹配方式，同時要確保接收器的直流偏置電壓符合其規(guī)格要求。

八、總結(jié)

LMK04000 家族時鐘抖動清理器以其級聯(lián) PLL 架構(gòu)、超低抖動性能、豐富的功能和廣泛的應(yīng)用領(lǐng)域，為電子工程師提供了一個強(qiáng)大而可靠的時鐘解決方案。在實(shí)際設(shè)計中，我們需要充分了解其特性、功能和編程配置方法，同時注意應(yīng)用設(shè)計中的各個要點(diǎn)，才能充分發(fā)揮該系列器件的性能優(yōu)勢，為高性能電子系統(tǒng)提供穩(wěn)定準(zhǔn)確的時鐘信號。大家在使用過程中有什么問題或者經(jīng)驗(yàn)，歡迎一起交流探討！