深度解析CDCM61001：高性能低抖動時鐘發(fā)生器的卓越之選

在電子工程師的日常工作中，時鐘發(fā)生器至關(guān)重要，它為各種電子系統(tǒng)提供穩(wěn)定、精確的時鐘信號。今天，我們要深入探討一款來自德州儀器（TI）的高性能低抖動時鐘發(fā)生器——CDCM61001，看看它有哪些獨特之處，能為我們的設(shè)計帶來怎樣的便利。

文件下載：cdcm61001.pdf

一、CDCM61001概述

CDCM61001是一款高度通用、低抖動的頻率合成器，專為滿足各種有線和數(shù)據(jù)通信應(yīng)用中的低抖動時鐘輸出需求而設(shè)計。它可以從低頻晶體或LVCMOS輸入產(chǎn)生低抖動時鐘輸出，輸出類型可在低電壓正發(fā)射極耦合邏輯（LVPECL）、低電壓差分信號（LVDS）或低電壓互補金屬氧化物半導(dǎo)體（LVCMOS）之間進行選擇。這款器件采用小巧的32引腳、5mm×5mm QFN封裝，非常適合對空間要求較高的應(yīng)用。

二、主要特性

輸入特性

• 參考輸入：支持單晶體/LVCMOS參考輸入，輸入頻率范圍為21.875 MHz至28.47 MHz，常見的輸入頻率包括24.8832 MHz、25 MHz和26.5625 MHz等。
• 內(nèi)部VCO：片上VCO的工作頻率范圍為1.75 GHz至2.05 GHz，為時鐘信號的產(chǎn)生提供了穩(wěn)定的高頻源。

輸出特性

• 輸出類型多樣：提供1x輸出，可通過引腳選擇LVPECL、LVDS或2-LVCMOS輸出，工作電壓為3.3 V，同時還提供LVCMOS旁路輸出。
• 輸出頻率可選：輸出分頻器可選擇1、2、3、4、6、8分頻，支持多種常見的輸出頻率，范圍從43.75 MHz至683.264 MHz。
• 低抖動性能：高性能PLL核心確保了低抖動輸出，例如625-MHz LVPECL輸出的相位噪聲典型值為–146 dBc/Hz（5-MHz偏移），隨機抖動典型值為0.509 ps RMS（10 kHz至20 MHz）。
• 輸出占空比校正：輸出占空比校正為50%（± 5%），保證了輸出信號的對稱性。

其他特性

• 易于編程：通過控制引腳進行分頻器編程，包括預(yù)分頻器/反饋分頻器（2個引腳）、輸出分頻器（3個引腳）和輸出選擇（2個引腳）。
• 控制引腳豐富：提供芯片使能和設(shè)備復(fù)位控制引腳，方便對設(shè)備進行控制和管理。
• 寬溫度范圍：支持工業(yè)溫度范圍（–40°C至 +85°C），適用于各種惡劣的工作環(huán)境。
• ESD保護：ESD保護超過2 kV（HBM），提高了設(shè)備的可靠性和穩(wěn)定性。

三、應(yīng)用場景

高端數(shù)據(jù)通信

CDCM61001的低抖動性能使其成為高端數(shù)據(jù)通信應(yīng)用的理想選擇，如SONET、以太網(wǎng)、光纖通道、串行ATA和HDTV等系統(tǒng)，能夠為這些系統(tǒng)提供穩(wěn)定、精確的時鐘信號，確保數(shù)據(jù)傳輸?shù)臏蚀_性和可靠性。

高頻晶體振蕩器替代

在一些對成本敏感的應(yīng)用中，CDCM61001可以作為一種經(jīng)濟高效的高頻晶體振蕩器替代品，實現(xiàn)相同的功能，同時降低成本。

四、內(nèi)部結(jié)構(gòu)與工作原理

PLL結(jié)構(gòu)

CDCM61001內(nèi)部包含一個片上PLL，由晶體輸入接口、相位頻率檢測器（PFD）、電荷泵、片上環(huán)路濾波器、預(yù)分頻器和反饋分頻器等組成。PLL通過將VCO的輸出信號與參考輸入信號進行比較和調(diào)整，使VCO的輸出頻率和相位與參考輸入信號保持同步。

晶體輸入接口

推薦輸入晶體采用基模振蕩模式和并聯(lián)諧振電路。晶體負載電容對于確保晶體在預(yù)期參數(shù)內(nèi)振蕩至關(guān)重要，CDCM61001采用Colpitts振蕩器電路，晶體的一個引腳連接到XIN引腳，另一個引腳接地。在設(shè)計時，需要考慮所有電容源，以計算出離散電容組件的正確值。

相位頻率檢測器（PFD）

PFD接收輸入接口和反饋分頻器的輸入信號，并根據(jù)兩個輸入信號之間的相位和頻率差異產(chǎn)生輸出信號。PFD輸入的允許頻率范圍為21.875 MHz至28.47 MHz。

電荷泵（CP）

電荷泵由PFD控制，根據(jù)PFD的輸出信號對片上環(huán)路濾波器的積分部分進行充電或放電。積分和濾波后的電荷泵電流被轉(zhuǎn)換為電壓，通過片上環(huán)路濾波器驅(qū)動內(nèi)部VCO的控制電壓節(jié)點。電荷泵電流預(yù)設(shè)為224 μA，不可更改。

片上PLL環(huán)路濾波器

片上有源環(huán)路濾波器的拓撲結(jié)構(gòu)對應(yīng)于400 kHz的PLL帶寬，適用于PFD頻率范圍為21.875 MHz至28.47 MHz和電荷泵電流為224 μA的情況。

預(yù)分頻器和反饋分頻器

VCO的輸出信號先經(jīng)過預(yù)分頻器，再經(jīng)過反饋分頻器。預(yù)分頻器和反饋分頻器根據(jù)控制引腳的設(shè)置進行同步設(shè)置，以確保VCO頻率和PFD頻率在指定范圍內(nèi)。

片上VCO

片上VCO是基于LC振蕩器的低相位噪聲VCO，工作頻率范圍為1.75 GHz至2.05 GHz。VCO需要進行校準以確保在有效設(shè)備工作條件下正常運行。在設(shè)備上電后的首次初始化或通過RSTN引腳進行設(shè)備復(fù)位后，會在16,384 × 參考輸入時鐘周期后啟動VCO校準序列，校準時間約為20 μs。

輸出分頻器和輸出緩沖器

輸出分頻器接收預(yù)分頻器的輸出信號，并根據(jù)控制引腳的設(shè)置進行分頻。輸出緩沖器可以設(shè)置為LVPECL、LVDS或2x LVCMOS輸出類型，OSC_OUT是一個LVCMOS輸出，可用于監(jiān)測輸入晶體的負載情況，以確保晶體頻率的準確性。

五、配置與使用

常見配置

文檔中提供了常見配置表（Table 2），列出了不同輸入頻率、預(yù)分頻器、反饋分頻器、VCO頻率、輸出分頻器和輸出頻率的組合，適用于各種常見的應(yīng)用場景，如GigE、HDTV、SATA等。

通用配置

通用配置表（Table 3）給出了不同輸入頻率范圍下的各種配置參數(shù)，工程師可以根據(jù)實際需求進行選擇和調(diào)整。

控制引腳設(shè)置

通過設(shè)置控制引腳（PR0、PR1、OD0、OD1、OD2、OS1、OS0、CE、RSTN），可以對預(yù)分頻器、反饋分頻器、輸出分頻器、輸出類型、芯片使能和設(shè)備復(fù)位等進行控制。具體的設(shè)置方法和對應(yīng)功能在文檔的相關(guān)表格（Table 4 - Table 8）中有詳細說明。

六、應(yīng)用注意事項

啟動時間估計

CDCM61001的啟動時間可以根據(jù)參考時鐘周期、電源上升時間、參考啟動時間、延遲時間、VCO校準時間和PLL鎖定時間等參數(shù)進行估計。文檔中提供了詳細的計算公式和時間依賴關(guān)系圖（Figure 18），幫助工程師準確預(yù)測設(shè)備的啟動時間。

功率考慮

由于CDCM61001有多種可能的配置，文檔中提供了估計的塊功率消耗表（Table 11），幫助工程師計算不同配置下的電流消耗和功率消耗。在實際設(shè)計中，需要根據(jù)具體的應(yīng)用場景和配置要求，合理選擇器件和進行功率管理。

熱管理

CDCM61001的功率消耗可能較高，需要注意熱管理。為了確保設(shè)備的可靠性和性能，建議將芯片溫度限制在+125°C以內(nèi)。設(shè)備封裝有一個暴露的焊盤，提供了主要的散熱路徑，需要在PCB上設(shè)計包含多個過孔到接地層的熱焊盤圖案，并將暴露的焊盤焊接到PCB上，以確保良好的散熱效果。

電源濾波

基于PLL的頻率合成器對電源噪聲非常敏感，電源噪聲會顯著增加PLL的抖動。因此，需要使用濾波電容和旁路電容來降低電源噪聲。濾波電容用于消除低頻噪聲，旁路電容為高頻噪聲提供低阻抗路徑，并防止電源系統(tǒng)受到感應(yīng)波動的影響。建議在每個電源引腳附近添加高頻旁路電容，并使用短回路布局以減少電感。此外，在模擬電源線路和輸出/輸入電源線路之間插入鐵氧體磁珠，以隔離設(shè)備輸入和輸出產(chǎn)生的高頻開關(guān)噪聲。

輸出端接

根據(jù)不同的輸出類型（LVPECL、LVDS、LVCMOS），需要采用不同的端接方法來確保信號的完整性。對于LVPECL輸出，需要進行適當?shù)钠煤投私?；對于LVDS輸出，需要在接收器端使用100 Ω的端接電阻；對于LVCMOS輸出，通常采用串聯(lián)端接技術(shù)，串聯(lián)電阻的阻值應(yīng)根據(jù)驅(qū)動器阻抗和傳輸線阻抗進行選擇。

七、總結(jié)

CDCM61001是一款功能強大、性能卓越的低抖動時鐘發(fā)生器，具有多種輸入輸出特性、易于編程、寬溫度范圍和ESD保護等優(yōu)點，適用于各種高端數(shù)據(jù)通信和成本敏感的應(yīng)用場景。在使用過程中，工程師需要根據(jù)具體的應(yīng)用需求進行合理的配置和設(shè)計，并注意啟動時間估計、功率考慮、熱管理、電源濾波和輸出端接等問題，以確保設(shè)備的正常工作和性能優(yōu)化。你在使用時鐘發(fā)生器的過程中遇到過哪些挑戰(zhàn)呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。