Texas Instruments CDCU877/CDCU877A：高性能時鐘驅(qū)動器的卓越之選

在電子設(shè)備的設(shè)計中，時鐘信號的精確分配和管理至關(guān)重要。Texas Instruments的CDCU877和CDCU877A 1.8 - V相位鎖相環(huán)（PLL）時鐘驅(qū)動器，憑借其出色的性能和豐富的特性，成為了眾多應(yīng)用中的理想選擇。本文將深入介紹這兩款器件的特點、功能及應(yīng)用注意事項。

文件下載：cdcu877.pdf

一、器件特性亮點

1. 廣泛的頻率支持

CDCU877和CDCU877A適用于雙數(shù)據(jù)速率（DDR II）應(yīng)用，其工作頻率范圍為10 MHz至400 MHz，能夠滿足不同系統(tǒng)的時鐘需求。無論是低速系統(tǒng)調(diào)試還是高速數(shù)據(jù)傳輸，都能穩(wěn)定工作。

2. 低功耗與低抖動

• 低電流消耗：器件的靜態(tài)電流消耗極低，在時鐘輸入為邏輯低電平時，靜態(tài)電流（(I{DD(LD)})）僅為500 μA；動態(tài)電流消耗也得到了有效控制，在270 MHz時鐘頻率下，所有輸出開路時，動態(tài)電流（(I{DD})）小于135 mA 。
• 低抖動性能：具有出色的抖動指標，如周期 - 周期抖動（(t{jit(cc)})）在160 MHz至340 MHz頻率范圍內(nèi)為±30 ps，周期抖動（(t{jit(per)})）為±20 ps，能夠確保時鐘信號的穩(wěn)定性和準確性。

3. 多輸出分配

該器件可以將一個差分時鐘輸入分配到十個差分輸出和一個差分反饋時鐘輸出，滿足了復(fù)雜系統(tǒng)中多個時鐘信號的同步需求。

4. 多種封裝形式

提供52 - 球μBGA（MicroStar? Junior BGA，0.65 - mm間距）和40 - 引腳MLF兩種封裝形式，方便不同設(shè)計的布局和安裝。

5. 符合行業(yè)標準

滿足或超過JESD82 - 8 PLL標準，適用于PC2 - 3200/4300等應(yīng)用，確保了與其他設(shè)備的兼容性。

二、功能詳細解析

1. 時鐘輸出控制

時鐘輸出受輸入時鐘（CK, CK）、反饋時鐘（FBIN, FBIN）、LVCMOS控制引腳（OE, OS）和模擬電源輸入（AVDD）的控制。

• OE引腳：當(dāng)OE為低電平時，除FBOUT/FBOUT外的時鐘輸出被禁用，但內(nèi)部PLL仍保持鎖定頻率。
• OS引腳：是一個編程引腳，必須連接到GND或(V_{DD})。當(dāng)OS為高電平時，OE功能如上述；當(dāng)OS和OE都為低電平時，Y7/Y7自由運行。
• AVDD引腳：當(dāng)AVDD接地時，PLL關(guān)閉并旁路，可用于測試目的。

2. 低功耗模式

當(dāng)兩個時鐘輸入（CK, CK）都為邏輯低電平時，器件進入低功耗模式。輸入邏輯檢測電路會檢測到低電平，并使所有輸出、反饋和PLL關(guān)閉。當(dāng)輸入時鐘從邏輯低電平轉(zhuǎn)變?yōu)椴罘中盘枙r，PLL重新開啟，輸入和輸出恢復(fù)正常，PLL在指定的穩(wěn)定時間內(nèi)實現(xiàn)反饋時鐘對和輸入時鐘對之間的鎖相。

3. 同步功能

外部反饋引腳（FBIN, FBIN）用于將輸出與輸入時鐘同步，確保輸出時鐘與輸入時鐘的相位一致性。

三、電氣與性能參數(shù)

1. 絕對最大額定值

在使用器件時，需要注意其絕對最大額定值，如電源電壓范圍（(V{CC})）為 - 0.5 V至2.5 V，輸入電壓范圍（(V{I})）和輸出電壓范圍（(V{O})）為 - 0.5 V至(V{DDQ}) + 0.5 V等。超出這些額定值可能會導(dǎo)致器件永久性損壞。

2. 推薦工作條件

為了確保器件的最佳性能，應(yīng)在推薦工作條件下使用。例如，輸出電源電壓（(V{DDQ})）為1.7 V至1.9 V，模擬電源電壓（(AV{DD})）為1.8 V等。

3. 電氣特性

• 輸入輸出電壓和電流：輸入電流在不同引腳有所不同，如CK和CK引腳的輸入電流為±250 μA，OE、OS、FBIN和FBIN引腳的輸入電流為±10 μA。輸出電壓在不同負載電流下也有相應(yīng)的規(guī)定，如高電平輸出電壓（(V{OH})）在(I{OH}) = - 100 μA時為(V_{DDQ}) - 0.2 V。
• 電容特性：輸入電容（(C_{I})）在CK、CK和FBIN、FBIN引腳為2至3 pF。

4. 開關(guān)特性

包括使能時間（(t{en})）、禁用時間（(t{dis})）、抖動和相位偏移等參數(shù)。例如，使能時間和禁用時間均為8 ns，周期 - 周期抖動在不同頻率范圍有明確的指標。

四、應(yīng)用注意事項

1. 電源濾波

為了保證PLL的穩(wěn)定性，推薦對(AV_{DD})進行濾波處理?？梢允褂?200 - pF電容靠近PLL放置，采用寬走線連接PLL和電容到AGND，并使用合適的磁珠（如Fair - Rite PN 2506036017Y0或等效產(chǎn)品）。

2. 輸入輸出負載

在測試和實際應(yīng)用中，需要注意輸入和輸出的負載情況。不同的測試使用不同的負載/電路板，測量輸入和輸出差分對交叉電壓時使用圖2的負載/電路板，測量其他參數(shù)時使用圖3的負載/電路板。

3. 布局布線

在PCB布局時，應(yīng)確保參考時鐘輸入CK和CK以及反饋時鐘輸入FBIN和FBIN的輸入斜速率盡量相等，以減少靜態(tài)相位偏移的影響。同時，要注意電源和地的連接，避免干擾。

五、封裝與訂購信息

1. 封裝形式

提供NFBGA（NMK）和VQFN（RHA）等封裝，不同封裝適用于不同的應(yīng)用場景和布局需求。

2. 訂購信息

有多種可訂購的部件編號可供選擇，如CDCU877ANMKR、CDCU877ARHAR等，用戶可以根據(jù)自己的需求進行選擇。

CDCU877和CDCU877A 1.8 - V PLL時鐘驅(qū)動器以其高性能、低功耗和豐富的功能，為電子工程師在時鐘信號分配和管理方面提供了可靠的解決方案。在實際應(yīng)用中，工程師需要根據(jù)具體需求合理選擇封裝和工作條件，并注意布局布線和電源濾波等問題，以充分發(fā)揮器件的性能優(yōu)勢。你在使用這類時鐘驅(qū)動器時，遇到過哪些挑戰(zhàn)呢？歡迎在評論區(qū)分享你的經(jīng)驗。