電子發(fā)燒友網(wǎng)報道（文/吳子鵬）在AI大模型技術(shù)迅猛發(fā)展的今天，算力已成為決定模型性能與商業(yè)價值的關(guān)鍵因素。然而，隨著模型參數(shù)量與訓(xùn)練計算量的激增，傳統(tǒng)"算力堆砌"模式已難以為繼。當前，行業(yè)正經(jīng)歷從單純追求規(guī)模向注重效率與生態(tài)的范式躍遷——長期以來，以GPU為核心的算力體系深陷“高功耗、高成本、生態(tài)鎖定”的三重困境，而國產(chǎn)算力更是面臨“跟隨式創(chuàng)新”的瓶頸。

在此背景下，奕行智能推出的Epoch芯片率先采用RISC-V+RVV指令集架構(gòu)，結(jié)合自研的VISA（虛擬指令集）技術(shù)和類TPU的雙脈動矩陣計算引擎，不僅在算力效率、數(shù)據(jù)精度支持、生態(tài)兼容上實現(xiàn)突破，更推動國產(chǎn)算力完成從“規(guī)模堆砌”到“效率精耕”的關(guān)鍵一躍，為AGI時代的算力底層創(chuàng)新提供了中國方案。

算力困局：從“堆芯片”到“提效能”的必然轉(zhuǎn)向

AI大模型的飛速發(fā)展，正倒逼算力產(chǎn)業(yè)進行一場深刻變革。數(shù)據(jù)顯示，AI模型參數(shù)量和訓(xùn)練計算量的增長速度，已遠超硬件算力的提升速度，算力供需矛盾日益突出。與此同時，大模型的發(fā)展模式也從“預(yù)訓(xùn)練主導(dǎo)”演進為“預(yù)訓(xùn)練→訓(xùn)練后優(yōu)化→測試時推理”的三階段擴展模式，推理需求迎來爆發(fā)，推動算力競爭的核心從“規(guī)?！鞭D(zhuǎn)向“效率與規(guī)模并重”。

?


在傳統(tǒng)模式下，“算力堆疊”是提升AI性能的主要手段——通過增加GPU數(shù)量、擴大集群規(guī)模來滿足計算需求。但這種模式的邊際效益正在遞減，不僅帶來高昂的硬件和電力成本，還面臨算力利用率低、延遲高等問題。并且，長期以來，英偉達憑借CUDA生態(tài)構(gòu)筑了近乎封閉的護城河。盡管不少國產(chǎn)芯片嘗試通過“CUDA兼容”切入市場，但正如奕行智能所指出的，CUDA是為英偉達硬件量身定制的鑰匙，在英偉達的GPGPU上才能充分發(fā)揮其強大性能，而API層面的兼容普遍存在著水土不服的問題，且難以跟上其快速迭代節(jié)奏。

此外，隨著大模型進入推理時代，Token成為核心產(chǎn)品形態(tài)。與軟件近乎零成本復(fù)制不同，Token的生產(chǎn)以算力和電力為原料，提升算力利用率與能效，直接等同于降低推理成本、提高毛利率。在此背景下，以谷歌TPU為代表的領(lǐng)域?qū)Ｓ肁I計算架構(gòu)（DSA）憑借突出的能效比崛起。高盛最近的一份報告指出，谷歌TPU v6到TPU v7，每百萬token 的推理成本降低了約70%。

?

與兼顧通用性的 GPU 不同，TPU采取了精簡的架構(gòu)設(shè)計，砍掉與AI推理無關(guān)的圖形處理單元，將寶貴的晶體管資源集中于大模型最核心的矩陣運算。其獨特的脈動陣列架構(gòu)，讓數(shù)據(jù)如流水般在計算單元間連續(xù)流動，大幅減少了對寄存器的頻繁讀寫。配合大容量片上 SRAM 緩存與高效的數(shù)據(jù)搬運引擎 DMA，TPU 顯著降低了“數(shù)據(jù)搬運”這一主要能耗瓶頸。

谷歌TPU v7構(gòu)建起規(guī)模達9216個TPU的“World Size”，并引入光學電路交換（OCS）技術(shù)，根據(jù)計算任務(wù)動態(tài)優(yōu)化網(wǎng)絡(luò)拓撲，實現(xiàn)高效定制化互聯(lián)。在軟件層面，谷歌借助XLA編譯器及StableHLO中間表示層，實現(xiàn)對TensorFlow、JAX和PyTorch等主流框架的高效兼容，并通過OpenXLA開源項目構(gòu)建起跨框架的通用編譯生態(tài)，TorchTPU項目實現(xiàn)TPU對PyTorch的原生支持，顯著降低開發(fā)者的遷移門檻。

與此同時，英偉達在GPGPU中持續(xù)提升DSA的比例，從Volta架構(gòu)首次引入Tensor Core，到Blackwell架構(gòu)進一步擴大張量核心規(guī)模并加入針對Transformer的優(yōu)化引擎，體現(xiàn)出向領(lǐng)域定制化演進的趨勢。

架構(gòu)創(chuàng)新：RISC-V + 類TPU的雙重優(yōu)勢

在這場全球AI基礎(chǔ)設(shè)施的范式重構(gòu)中，國內(nèi)AI芯片企業(yè)奕行智能敏銳地捕捉到了行業(yè)趨勢變革，創(chuàng)新性地將RISC-V的開放靈活性與類TPU架構(gòu)的高效性相結(jié)合，打造出全新的AI計算底座。

不同于傳統(tǒng)指令集的封閉性，奕行智能在業(yè)內(nèi)率先采用RISC-V + RVV（向量擴展）指令集構(gòu)建AI芯片架構(gòu)，并且率先支持RVV 1024 bit位寬，拓寬數(shù)據(jù)通道。

相較于傳統(tǒng)的X86和ARM架構(gòu)，RISC-V在AI計算領(lǐng)域的優(yōu)勢尤為突出：
·開放的圖靈完備指令：天然支持復(fù)雜控制流，可避免NPU的靈活性短板；
·RVV向量優(yōu)勢：天然契合AI張量計算，掩碼操作原生支持稀疏矩陣；
·成熟生態(tài)借力：GCC/LLVM主流編譯器已完全支持，主流AI框架正在積極適配；
·定制化潛力：允許在標準之上擴展專用指令，完美平衡通用性與專用性。

據(jù)介紹，奕行智能Epoch芯片的EVAMIND AI內(nèi)核集成多組RISC-V高性能核。其中，RISC-V標量計算引擎負責核內(nèi)計算和控制，支持雙發(fā)射核內(nèi)的VISA指令發(fā)射及調(diào)度運行；RISC-V向量加速引擎中，圖靈完備的高性能RVV向量加速RV核，超寬的D-length及I-Length利用RVV擴展技術(shù)對AI常用的超越函數(shù)硬件指令化，大幅提升AI計算性能。

?

在內(nèi)核設(shè)計上，奕行智能的Epoch芯片采用了與谷歌TPU相似的架構(gòu)思路。

據(jù)介紹，該芯片集成了高性能RISC-V核與性能強大的雙脈動流水矩陣運算引擎，其矩陣、向量、標量的精簡架構(gòu)設(shè)計，完全匹配大模型的計算特點，顯著降低了傳統(tǒng)GPGPU 架構(gòu)中用于調(diào)度與資源分配的額外開銷（包含算力、帶寬、編程投入等，通常占總開銷的10%-20%），有效提高能效比與面積效率，打滿算力。

其大尺寸矩陣運算引擎，采用類TPU的雙脈動流水設(shè)計，數(shù)據(jù)復(fù)用率提升數(shù)倍，且顯著減少了數(shù)據(jù)前處理的開銷。相比同類方案，編程也更為簡單易用，限制更少——例如幾乎無需為規(guī)避bank沖突特意做手動編排，能夠直接支持模型中開發(fā)難度大的卷積矩陣乘算子等。

面對AI計算中頻繁出現(xiàn)的4D數(shù)據(jù)，奕行智能的高性能4D DMA引擎展現(xiàn)出明顯優(yōu)勢。相比競品往往需要多次數(shù)據(jù)搬移與處理，該引擎僅通過一次操作即可完成4D數(shù)據(jù)的整體搬移，并在過程中同步完成數(shù)據(jù)變換與重排。此外，通過配置大容量片上緩存，將熱點與關(guān)鍵數(shù)據(jù)置于 L1/L2 中，其訪問速度相比存放在 DDR 的方案提升1–2個數(shù)量級。其近存計算設(shè)計，讓產(chǎn)品在實測中 Flash Attention 關(guān)鍵算子利用率相比競品提升4.5倍。

奕行智能指出，該公司推出的國內(nèi)業(yè)界首款RISC-V AI算力芯片Epoch及計算平臺解決方案于2025年啟動量產(chǎn)，目前正在大規(guī)模量產(chǎn)出貨中。

除了RISC-V+類TPU，奕行智能的AI芯片還有一大創(chuàng)新，即精準卡位“低位寬高精度”技術(shù)浪潮。在深度學習領(lǐng)域，數(shù)據(jù)精度與計算效率始終存在權(quán)衡關(guān)系。例如，TPU Tensor Core 在FP8模式下可提供2倍于BF16的算力密度；Ironwood（TPU v7）的FP8峰值算力達到4.6PetaFLOPS，而BF16僅為2.3PFLOPS。2025年6月，NVIDIA正式發(fā)布NVFP4，將大模型精度進一步壓縮至4-bit，精度卻接近BF16水準，標志行業(yè)進入4-bit時代。

奕行智能AI芯片支持DeepSeek所需的基于分塊量化的FP8計算精度，并在其新一代產(chǎn)品支持NVFP4、MXFP4、MXFP8、MXINT8等前沿的數(shù)據(jù)格式，可高效釋放算力，大幅降低存儲開銷，助力客戶在大模型時代以更低功耗、更小成本，獲得更卓越的智能體驗。

奕行智能自研的互聯(lián)技術(shù)方案ELink，支持超大帶寬與超低延遲的Scale Up 擴展，并且配合交換側(cè)，已經(jīng)實現(xiàn)對前沿在網(wǎng)計算技術(shù)的支持，意味著可將部分計算卸載至網(wǎng)絡(luò)交換節(jié)點，而無需在計算卡間搬運大量數(shù)據(jù)，從而減輕帶寬負擔，降低通信延遲。

為了提升開發(fā)人員基于奕行智能AI芯片部署AI大模型的效率，奕行智能以獨創(chuàng)的虛擬指令（VISA）技術(shù)在軟件與硬件之間建立中間抽象層，上層的算子及AI編譯器建立在VISA之上，而硬件則負責VISA宏指令的執(zhí)行。這一設(shè)計巧妙地隔離了硬件迭代對上層軟件的沖擊，有效解決了芯片升級帶來的軟件兼容性挑戰(zhàn)。同時，VISA通過軟流水、循環(huán)展開等極致優(yōu)化，解決了AI計算中高級Tensor操作直接編譯到底層指令時性能陡降的行業(yè)痼疾。

?

針對AI數(shù)據(jù)規(guī)整性強的特點，奕行智能推出了Tile級動態(tài)調(diào)度架構(gòu)。該架構(gòu)由Tile級虛擬指令集、智能編譯器和硬件調(diào)度器組成，原生適配當前興起的Tile（如Triton、TileLang）編程范式。它能夠自動管理指令間依賴、順序流水和內(nèi)存切分，不僅大幅提高了編程的易用性，更突破了靜態(tài)優(yōu)化的性能天花板。

同時，基于自研的ETK基礎(chǔ)軟件棧，奕行智能全面兼容PyTorch、TensorFlow、JAX等主流框架，提供豐富的深度優(yōu)化高性能算子。目前，奕行智能正與Triton國際社區(qū)展開重量級合作，計劃開源其虛擬指令集，合力打造RISC-V DSA領(lǐng)域的“CUDA”級生態(tài)。

結(jié)語

從“算力堆疊”到“精耕細作”，國產(chǎn)AI芯片正在探索一條屬于自己的進階之路。奕行智能通過RISC-V+類TPU的架構(gòu)創(chuàng)新，確立硬件的高效與靈活；通過低位寬高精度的技術(shù)突破，高效軟硬件協(xié)同以及動態(tài)調(diào)度架構(gòu)，實現(xiàn)商業(yè)成本的極致優(yōu)化；通過VISA虛擬指令集架構(gòu)、兼容主流框架的軟件棧等，打破生態(tài)壁壘。這款正在大規(guī)模量產(chǎn)出貨的Epoch芯片，不僅是奕行智能技術(shù)實力的集中展現(xiàn)，更是國產(chǎn)算力在AGI時代實現(xiàn)彎道超車、邁向高質(zhì)量發(fā)展的一個重要縮影。