文章來(lái)源:學(xué)習(xí)那些事
原文作者:小陳婆婆
薄膜生長(zhǎng)是集成電路制造的核心技術(shù),涵蓋PVD、CVD、ALD及外延等路徑。隨技術(shù)節(jié)點(diǎn)演進(jìn),工藝持續(xù)提升薄膜均勻性、純度與覆蓋能力,支撐銅互連、高k柵介質(zhì)及應(yīng)變器件發(fā)展。未來(lái)將聚焦低溫沉積、三維結(jié)構(gòu)適配與新材料集成,實(shí)現(xiàn)性能與可靠性的協(xié)同提升。
薄膜生長(zhǎng)工藝發(fā)展歷程
薄膜生長(zhǎng)作為采用物理或化學(xué)方法使物質(zhì)附著于襯底材料表面的關(guān)鍵工藝,自20世紀(jì)60年代興起以來(lái),始終是現(xiàn)代信息技術(shù)、電子、傳感器、光學(xué)及太陽(yáng)能等領(lǐng)域的重要技術(shù)基石。在集成電路制造中,薄膜沉積技術(shù)依據(jù)工作原理主要?jiǎng)澐譃槲锢須庀喑练e、化學(xué)氣相沉積及外延生長(zhǎng)三大體系,各體系隨技術(shù)代演進(jìn)不斷突破工藝邊界。
早期微米技術(shù)代以多片式常壓化學(xué)氣相沉積設(shè)備為主,其腔室工作壓力約1atm,晶圓傳輸與工藝流程連續(xù)進(jìn)行。隨著晶圓尺寸增大及IC技術(shù)代推進(jìn),單片單腔室工藝逐漸占據(jù)主導(dǎo)。至亞微米技術(shù)代,低壓化學(xué)氣相沉積設(shè)備憑借降低工作壓力的特性,顯著提升了薄膜均勻性與溝槽覆蓋填充能力,成為主流選擇。進(jìn)入90nm節(jié)點(diǎn)后,等離子體增強(qiáng)化學(xué)氣相沉積設(shè)備通過(guò)等離子體輔助降低化學(xué)反應(yīng)溫度,增強(qiáng)薄膜純度與密度,在介質(zhì)絕緣層、半導(dǎo)體材料及金屬薄膜沉積中發(fā)揮關(guān)鍵作用。65nm技術(shù)代起,選擇性SiGe外延工藝在器件源區(qū)、漏區(qū)的應(yīng)用,有效提升了PMOS空穴遷移率;而45nm節(jié)點(diǎn)后,為應(yīng)對(duì)數(shù)納米級(jí)超薄膜沉積需求,原子層沉積工藝憑借其精準(zhǔn)的膜厚控制與卓越均勻性被引入,成為高介電材料及金屬柵工藝的核心支撐。
物理氣相沉積領(lǐng)域,150nm晶圓時(shí)代以單片單腔室形式為主,濺射設(shè)備因薄膜均勻性、致密性、附著強(qiáng)度及純度優(yōu)勢(shì)逐步取代真空蒸鍍?cè)O(shè)備。隨著技術(shù)代發(fā)展,PVD設(shè)備需從單一平面薄膜制備向復(fù)雜三維結(jié)構(gòu)覆蓋演進(jìn),推動(dòng)腔室工作壓力從毫托級(jí)向亞毫托或數(shù)十毫托范圍調(diào)整,靶材至晶圓距離顯著增加,磁控濺射、射頻PVD及離子化PVD設(shè)備相繼發(fā)展。其中,直流與射頻混合電源的應(yīng)用降低了入射粒子能量,減少器件損傷,此類離子化PVD腔室在銅互連及金屬柵沉積中廣泛應(yīng)用。同時(shí),輔助磁場(chǎng)、射頻電源及準(zhǔn)直器的引入,結(jié)合基座加熱/冷卻、射頻負(fù)偏壓及反濺射功能,進(jìn)一步提升了工藝靈活性。當(dāng)前,離子化PVD腔室正與金屬化學(xué)氣相沉積、原子層沉積技術(shù)融合,形成多工藝腔室集成平臺(tái),以應(yīng)對(duì)復(fù)雜器件結(jié)構(gòu)需求。
薄膜生長(zhǎng)工藝分類
薄膜生長(zhǎng)工藝作為集成電路制造的核心技術(shù)體系,涵蓋物理氣相沉積、化學(xué)氣相沉積、原子層沉積及外延生長(zhǎng)四大技術(shù)路徑,各路徑隨技術(shù)節(jié)點(diǎn)演進(jìn)持續(xù)突破工藝邊界,滿足先進(jìn)器件對(duì)材料性能與結(jié)構(gòu)復(fù)雜性的嚴(yán)苛要求。
物理氣相沉積(PVD)以濺射鍍膜為主導(dǎo)技術(shù),通過(guò)真空蒸發(fā)、離子轟擊等物理過(guò)程實(shí)現(xiàn)薄膜沉積,廣泛應(yīng)用于電極與金屬互連層制備。

在0.13μm銅互連時(shí)代,氮化鈦(TiN)、氮化鉭(TaN)等阻擋層材料通過(guò)反應(yīng)濺射工藝實(shí)現(xiàn)——在氬氣(Ar)基礎(chǔ)上引入氮?dú)?N?),使靶材Ti/Ta與N?反應(yīng)生成化合物薄膜,有效抑制銅原子擴(kuò)散。當(dāng)前PVD技術(shù)已發(fā)展出直流、射頻、磁控三種主流濺射方式,其中磁控濺射憑借高離子化效率與低損傷特性,在銅互連、金屬柵等精細(xì)結(jié)構(gòu)中占據(jù)優(yōu)勢(shì)。隨著多層金屬布線層數(shù)增加,PVD材料體系持續(xù)擴(kuò)展,涵蓋Al-Si、Al-Cu、Ti、Ta、Co、WSi?等合金及化合物,同時(shí)設(shè)備真空度提升至1×10??~9×10??Torr量級(jí),確保氣體純度與薄膜均勻性,并通過(guò)塵埃數(shù)量、電阻值、應(yīng)力等參數(shù)精準(zhǔn)調(diào)控工藝窗口。
化學(xué)氣相沉積(CVD)通過(guò)氣相反應(yīng)物在襯底表面發(fā)生化學(xué)反應(yīng)生成固態(tài)薄膜,廣泛應(yīng)用于氧化物、氮化物、碳化物及多晶硅等材料沉積。

按壓力分類,常壓(APCVD)、亞常壓(SAPCVD)、低壓(LPCVD)各具特色——LPCVD通過(guò)降低工作壓力提升薄膜均勻性與溝槽填充能力,成為亞微米節(jié)點(diǎn)主流;按能量分類,等離子體增強(qiáng)(PECVD)、高密度等離子體(HDPCVD)、快速熱(RTCVD)及流動(dòng)性(FCVD)等技術(shù)持續(xù)創(chuàng)新,其中FCVD憑借優(yōu)異的縫隙填充能力,在三維結(jié)構(gòu)中展現(xiàn)獨(dú)特優(yōu)勢(shì)。典型反應(yīng)如硅烷(SiH?)與氧氣(O?)生成SiO?,或與磷烷(PH?)、硼烷(B?H?)摻雜形成功能薄膜,反應(yīng)源亦擴(kuò)展至N?O、TEOS、WF?等,滿足不同介電常數(shù)、應(yīng)力及擊穿電壓需求。選擇性外延技術(shù)如SiGe源漏外延,通過(guò)CVD在單晶襯底上延續(xù)晶格生長(zhǎng),提升PMOS空穴遷移率,成為65nm節(jié)點(diǎn)后關(guān)鍵工藝。
原子層沉積(ALD)以自限制單層生長(zhǎng)機(jī)制為核心,通過(guò)交替脈沖前驅(qū)物實(shí)現(xiàn)原子級(jí)厚度控制與優(yōu)異臺(tái)階覆蓋率,成為高k柵介質(zhì)、金屬柵、銅互連阻擋層等超薄膜層的首選技術(shù)。其自限制特性源于前驅(qū)物在襯底表面的化學(xué)吸附與反應(yīng)飽和機(jī)制,確保每層沉積厚度精確至亞納米級(jí)。在FinFET、3D NAND等三維結(jié)構(gòu)中,ALD憑借卓越的溝槽填充均勻性,支撐柵極側(cè)墻、高深寬比通孔等精細(xì)結(jié)構(gòu)制備。隨著技術(shù)節(jié)點(diǎn)推進(jìn),ALD前驅(qū)物研發(fā)持續(xù)突破,如鉿基、鋯基高k材料前驅(qū)物優(yōu)化,以及金屬有機(jī)前驅(qū)物在金屬柵沉積中的應(yīng)用,推動(dòng)薄膜性能與工藝穩(wěn)定性同步提升。
外延工藝通過(guò)單晶襯底上生長(zhǎng)有序單晶層,實(shí)現(xiàn)晶格匹配與缺陷控制,廣泛應(yīng)用于硅外延片、嵌入式源漏、LED襯底等領(lǐng)域。固相外延通過(guò)離子注入后熱退火實(shí)現(xiàn)非晶層再結(jié)晶,恢復(fù)單晶結(jié)構(gòu);氣相外延以化學(xué)氣相外延(CVD外延)為主導(dǎo),通過(guò)超凈腔體與低溫工藝(600~700℃)實(shí)現(xiàn)高質(zhì)量單晶生長(zhǎng)。外延硅層憑借高純度、低缺陷特性提升成品率,并通過(guò)厚度與摻雜濃度靈活設(shè)計(jì)優(yōu)化器件性能。嵌入式源漏外延通過(guò)鍺硅(SiGe)應(yīng)力層引入,提升溝道載流子遷移率并降低寄生電阻,成為先進(jìn)邏輯器件關(guān)鍵技術(shù)。隨著三維集成技術(shù)發(fā)展,外延工藝向三維外延、低溫外延等方向拓展,支撐新型器件結(jié)構(gòu)創(chuàng)新。
面向未來(lái),薄膜生長(zhǎng)工藝持續(xù)向新材料適配、低溫工藝、三維結(jié)構(gòu)覆蓋及界面性能控制方向演進(jìn)。二維材料、超導(dǎo)材料等新興薄膜材料的沉積工藝研發(fā)加速,推動(dòng)設(shè)備與工藝協(xié)同創(chuàng)新;熱預(yù)算限制趨嚴(yán)驅(qū)動(dòng)低溫ALD、等離子體輔助CVD等技術(shù)突破;三維器件結(jié)構(gòu)復(fù)雜化要求薄膜生長(zhǎng)具備更高深寬比溝槽填充能力與膜厚控制精度;系統(tǒng)集成度提升與自動(dòng)化控制技術(shù)進(jìn)步,推動(dòng)多工藝腔室集成平臺(tái)向智能化、模塊化方向發(fā)展,實(shí)現(xiàn)多材料、多工藝的協(xié)同優(yōu)化,最終在性能、成本與可靠性間取得平衡突破。
-
集成電路
+關(guān)注
關(guān)注
5453文章
12572瀏覽量
374634 -
薄膜
+關(guān)注
關(guān)注
0文章
360瀏覽量
46168 -
晶圓
+關(guān)注
關(guān)注
53文章
5410瀏覽量
132310
原文標(biāo)題:薄膜生長(zhǎng)工藝概述
文章出處:【微信號(hào):bdtdsj,微信公眾號(hào):中科院半導(dǎo)體所】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
集成電路電源芯片的分類及發(fā)展
低介電常數(shù)材料在超大規(guī)模集成電路工藝中的應(yīng)用
世界集成電路發(fā)展歷程及產(chǎn)業(yè)結(jié)構(gòu)的變化
什么是集成電路?集成電路的分類
薄膜集成電路--薄膜電阻
集成電路按照實(shí)現(xiàn)工藝分類可以分為哪些?
集成電路制造中薄膜生長(zhǎng)設(shè)備的類型和作用
集成電路制造中薄膜生長(zhǎng)工藝的發(fā)展歷程和分類
評(píng)論