23年PCBA一站式行業(yè)經(jīng)驗(yàn)PCBA加工廠家今天為大家講講在高速PCB設(shè)計(jì)中，如何通過仿真工具驗(yàn)證鋪銅對信號(hào)完整性的影響。在高速PCB設(shè)計(jì)中，鋪銅(Plane)并非簡單的“接地”或“鋪滿銅皮”，它本質(zhì)上是信號(hào)回流路徑和參考平面的核心組成部分。通過仿真工具驗(yàn)證其影響，是確保信號(hào)完整性(SI)的關(guān)鍵步驟。

高速PCB設(shè)計(jì)通過仿真工具驗(yàn)證鋪銅對信號(hào)完整性的影響

一、 仿真前的模型準(zhǔn)備：如何“畫”出真實(shí)的鋪銅

仿真結(jié)果的準(zhǔn)確性，首先取決于你導(dǎo)入的模型是否真實(shí)反映了鋪銅的物理特性。

操作提示：在Allegro中，使用Export -> IPC2581 或 Auto Export to Sigrity 通常比傳統(tǒng)的.brd 文件能保留更完整的鋪銅和材料信息。

二、 仿真驗(yàn)證的三大核心場景

鋪銅對信號(hào)的影響主要體現(xiàn)在“回路”上。你需要針對以下三種場景分別設(shè)置仿真：

場景1：驗(yàn)證參考平面連續(xù)性(最致命的影響)

問題：信號(hào)線在換層時(shí)，如果第二層沒有完整的鋪銅(被分割或鏤空)，回流路徑會(huì)被迫繞遠(yuǎn)路，產(chǎn)生巨大的電感，引發(fā)阻抗突變和邊沿振鈴。

仿真方法：

提取拓?fù)洌禾崛“瑩Q層過孔的完整鏈路(Driver -> Via -> Receiver)。

TDR仿真：

工具：Sigrity TDR/TDT, ADS TDR。

觀察點(diǎn)：在阻抗曲線上，重點(diǎn)關(guān)注過孔區(qū)域。良好的鋪銅會(huì)顯示平滑的阻抗曲線(如50Ω±10%)。若出現(xiàn)阻抗尖峰(如飆升至70-80Ω)或塌陷，說明反焊盤過大(電容小)或參考平面不連續(xù)(電感大)。

眼圖仿真：

在平面不連續(xù)點(diǎn)，眼圖會(huì)呈現(xiàn)明顯的閉合(高度減小)或雙線(重影，源于反射)。

場景2：驗(yàn)證電源噪聲耦合(PDN阻抗)

問題：相鄰層的信號(hào)線會(huì)通過鋪銅之間的平板電容耦合電源噪聲。同時(shí)，鋪銅的諧振(諧振腔效應(yīng))會(huì)在特定頻率點(diǎn)放大噪聲。

仿真方法：

Power-Aware SI(如Sigrity PowerSI)：

在提取S參數(shù)時(shí)，勾選“Include Power/Ground Nets”。

對比“僅考慮GND”和“同時(shí)考慮Power/Gnd”兩種模式下的S21(插損)和S11(回?fù)p)。在諧振頻率點(diǎn)(如1GHz附近)，有電源噪聲參與的仿真通常插損會(huì)惡化(凹陷更深)。

Z參數(shù)(阻抗)分析：

在電源分配網(wǎng)絡(luò)(PDN)仿真中，查看VCC鋪銅的Z11阻抗曲線。目標(biāo)是在目標(biāo)頻段(如0-100MHz)保持低阻抗。如果鋪銅距離過遠(yuǎn)或去耦電容不足，阻抗曲線會(huì)過早地“抬頭”。

場景3：驗(yàn)證跨分割影響(Return Path)

問題：信號(hào)線跨越鋪銅的分割間隙(如模擬地AGND和數(shù)字地DGND之間的裂縫)。

仿真方法：

場求解器(3D EM)：使用HFSS 3D Layout或CST。

建模時(shí)，刻意保留一條跨越分割的微帶線。

結(jié)果：觀察電場分布圖(E-Field)。你會(huì)看到信號(hào)在跨分割點(diǎn)，電場線會(huì)“噴射”出來，繞很遠(yuǎn)的路才能找到回流點(diǎn)，而不是緊貼信號(hào)線下方。這直觀證明了EMI輻射的增大。

量化指標(biāo)：查看該情況下的差模轉(zhuǎn)共模(Sdc21/Sdc11)參數(shù)，數(shù)值會(huì)顯著惡化。

三、 關(guān)鍵仿真結(jié)果解讀與判斷標(biāo)準(zhǔn)

四、 實(shí)用技巧與避坑指南

不要迷信“全板鋪銅”：對于>10Gbps的信號(hào)，表層的隨機(jī)碎銅(Floating Shape)會(huì)像天線一樣耦合噪聲。仿真時(shí)，如果表層有無關(guān)的孤島銅皮，刪除它們往往能改善眼圖。

仿真邊界(Boundary)設(shè)置：在3D EM工具中，如果鋪銅是無限大的理想平面，結(jié)果會(huì)很好;但實(shí)際PCB尺寸有限，需將仿真邊界設(shè)置為輻射邊界(Radiation)或PML，以模擬邊緣反射，這樣結(jié)果更真實(shí)。

直流壓降(DC Drop)：對于電源鋪銅，別忘了運(yùn)行DC仿真。薄的鋪銅在遠(yuǎn)距離供電時(shí)，電壓會(huì)掉到芯片工作電壓以下，導(dǎo)致芯片失效。仿真會(huì)直接顯示“紅色”危險(xiǎn)區(qū)域。

總結(jié)：鋪銅仿真的核心邏輯是“讓電子回家(回流)的路更順暢”。通過TDR看阻抗連續(xù)性，通過S參數(shù)看頻域諧振，通過3D場看路徑分布。一旦仿真發(fā)現(xiàn)異常，優(yōu)先修改的不是走線，而是調(diào)整鋪銅的形狀、疊層順序和過孔間距。

關(guān)于在高速PCB設(shè)計(jì)中，如何通過仿真工具驗(yàn)證鋪銅對信號(hào)完整性的影響的知識(shí)點(diǎn)，想要了解更多的，可關(guān)注領(lǐng)卓PCBA，如有需要了解更多PCBA打樣、PCBA代工、PCBA加工的相關(guān)技術(shù)知識(shí)，歡迎留言獲取!

審核編輯 黃宇