ADP5023：高效電源管理的理想選擇

在電子設(shè)備的設(shè)計(jì)中，電源管理單元（PMU）的性能直接影響著整個(gè)系統(tǒng)的穩(wěn)定性、效率和電池壽命。今天，我們就來深入探討一下Analog Devices公司的ADP5023，一款集高性能與小尺寸于一身的微功率管理單元。

文件下載：ADP5023.pdf

一、ADP5023概述

ADP5023是一款集成了兩個(gè)降壓（buck）DC - DC轉(zhuǎn)換器和一個(gè)低壓差線性穩(wěn)壓器（LDO）的微功率管理單元。它采用了24引腳的4mm×4mm LFCSP封裝，憑借其高開關(guān)頻率和小巧的封裝，為電源管理提供了緊湊的解決方案。這種設(shè)計(jì)使得它非常適合對(duì)空間要求較高的應(yīng)用場景，如便攜式設(shè)備、處理器供電等。

二、關(guān)鍵特性

（一）輸入電壓范圍廣

主輸入電壓范圍為2.3V至5.5V，LDO的輸入電源電壓范圍為1.7V至5.5V，能夠適應(yīng)多種電源供電情況，增強(qiáng)了設(shè)備的通用性。

（二）高效的工作模式

1. PWM/PSM模式：當(dāng)MODE引腳為高電平時(shí)，降壓調(diào)節(jié)器工作在強(qiáng)制PWM模式，開關(guān)頻率恒定，不受負(fù)載電流影響；當(dāng)MODE引腳為低電平時(shí)，工作在自動(dòng)PWM/PSM模式。在負(fù)載電流高于PSM電流閾值時(shí)，以固定PWM頻率工作；當(dāng)負(fù)載電流低于閾值時(shí)，進(jìn)入PSM模式，以突發(fā)方式開關(guān)，降低開關(guān)和靜態(tài)電流損耗，提高輕載效率。
2. LDO性能：LDO具有低靜態(tài)電流和低壓差電壓的特點(diǎn)，典型無負(fù)載時(shí)靜態(tài)電流僅為10μA，非常適合電池供電的便攜式設(shè)備。同時(shí)，它還具備高電源抑制比（PSRR）、低輸出噪聲以及出色的線路和負(fù)載瞬態(tài)響應(yīng)。

（三）高精度輸出

調(diào)節(jié)器精度為±1.8%，能夠?yàn)樨?fù)載提供穩(wěn)定、精確的電壓輸出，滿足對(duì)電源精度要求較高的應(yīng)用。

（四）輸出電壓可配置

輸出電壓可以通過外部電阻分壓器進(jìn)行調(diào)整，也可以在出廠時(shí)編程為預(yù)設(shè)值，提供了靈活的配置選項(xiàng)。

三、工作原理

（一）電源管理單元

ADP5023通過系統(tǒng)控制器使各個(gè)調(diào)節(jié)器協(xié)同工作。降壓調(diào)節(jié)器的工作模式由MODE引腳控制，LDO則通過獨(dú)立的使能引腳EN3激活。

（二）降壓調(diào)節(jié)器（BUCK1和BUCK2）

1. PWM模式：在PWM模式下，由內(nèi)部振蕩器設(shè)定3MHz的固定開關(guān)頻率。每個(gè)周期開始時(shí)，pFET開關(guān)導(dǎo)通，電感電流增加；當(dāng)電流感測信號(hào)超過峰值電感電流閾值時(shí)，pFET開關(guān)關(guān)閉，nFET同步整流器導(dǎo)通，電感電流減小，通過調(diào)整峰值電感電流閾值來調(diào)節(jié)輸出電壓。
2. PSM模式：當(dāng)負(fù)載電流低于PSM電流閾值（100mA）時(shí)，調(diào)節(jié)器平滑過渡到PSM模式。此時(shí)，輸出電壓以滯后方式控制，在部分時(shí)間內(nèi)停止開關(guān)，進(jìn)入空閑模式，提高轉(zhuǎn)換效率。

（三）LDO

LDO通過外部電阻分壓器設(shè)置輸出電壓，F(xiàn)B3引腳電壓為0.5V。它能夠在輸入電壓為1.7V至5.5V的范圍內(nèi)工作，并且在僅使用1μF陶瓷輸入和輸出電容的情況下，就能提供高PSRR、低輸出噪聲和良好的瞬態(tài)響應(yīng)。

四、應(yīng)用信息

（一）外部組件選擇

1. 降壓調(diào)節(jié)器
   • 反饋電阻：對(duì)于可調(diào)型號(hào)，R1和R2的總組合電阻不超過400kΩ。
   • 電感：建議使用0.7μH至3μH的電感，以獲得最佳性能。電感的峰值電流和直流電流額定值需要根據(jù)負(fù)載電流和紋波電流進(jìn)行計(jì)算。
   • 輸出電容：較高的輸出電容值可以降低輸出電壓紋波，提高負(fù)載瞬態(tài)響應(yīng)。建議使用X5R或X7R電介質(zhì)的陶瓷電容，有效電容值在7μF至40μF之間。
   • 輸入電容：輸入電容有助于減少輸入電壓紋波，提高瞬態(tài)響應(yīng)。建議使用低ESR的電容，有效電容值在3μF至10μF之間。
2. LDO
   • 反饋電阻：對(duì)于可調(diào)型號(hào)，Rb的最大值不超過200kΩ。
   • 輸出電容：建議使用最小0.70μF、ESR為1Ω或更小的電容，以確保LDO控制環(huán)路的穩(wěn)定性。較大的輸出電容可以改善負(fù)載電流變化時(shí)的瞬態(tài)響應(yīng)。
   • 輸入旁路電容：連接一個(gè)1μF的電容從VIN3到地，可以降低電路對(duì)PCB布局的敏感性。

（二）功率耗散和熱考慮

在設(shè)計(jì)應(yīng)用時(shí)，需要考慮ADP5023的功率耗散和熱性能，以確保其工作在安全溫度范圍內(nèi)?？梢酝ㄟ^測量輸入和輸出功率、使用效率曲線或進(jìn)行分析建模等方法來估算功率耗散。同時(shí)，要注意PCB布局中銅的使用，以提高散熱效率。

（三）PCB布局指南

良好的PCB布局對(duì)于ADP5023的性能至關(guān)重要。應(yīng)將電感、輸入電容和輸出電容靠近IC放置，使用短走線；將輸出電壓路徑遠(yuǎn)離電感和SW節(jié)點(diǎn)，以減少噪聲和磁干擾；最大化組件側(cè)的接地金屬面積，使用多個(gè)過孔將接地平面連接到暴露焊盤。

五、典型應(yīng)用電路

文檔中給出了ADP5023的典型應(yīng)用電路，包括固定輸出電壓和可調(diào)輸出電壓兩種配置。這些電路展示了如何正確連接各個(gè)組件，以實(shí)現(xiàn)ADP5023的功能。

六、總結(jié)

ADP5023以其高性能、小尺寸和靈活的配置選項(xiàng)，成為了電子工程師在電源管理設(shè)計(jì)中的理想選擇。無論是在便攜式設(shè)備、處理器供電還是對(duì)空間要求較高的應(yīng)用中，它都能夠提供穩(wěn)定、高效的電源解決方案。在實(shí)際應(yīng)用中，我們需要根據(jù)具體需求合理選擇外部組件，優(yōu)化PCB布局，以充分發(fā)揮ADP5023的性能優(yōu)勢。你在使用ADP5023或類似電源管理芯片時(shí)，遇到過哪些挑戰(zhàn)呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。