ADP1870/ADP1871同步降壓控制器：特性、原理與應(yīng)用設(shè)計(jì)

在電子電路設(shè)計(jì)中，電源管理模塊的性能直接影響著整個(gè)系統(tǒng)的穩(wěn)定性和效率。ADP1870/ADP1871作為一款多功能的電流模式同步降壓控制器，憑借其卓越的性能和豐富的特性，在眾多領(lǐng)域得到了廣泛應(yīng)用。本文將深入探討ADP1870/ADP1871的特性、工作原理、應(yīng)用信息以及設(shè)計(jì)要點(diǎn)。

文件下載：ADP1871.pdf

一、器件特性

1.1 電氣特性

• 寬輸入電壓范圍：ADP1870/ADP1871的電源輸入電壓范圍為2.95 V至20 V，能夠適應(yīng)多種不同的電源環(huán)境。
• 低輸出電壓：支持最低0.6 V的輸出電壓，且具有±1.0%精度的0.6 V參考電壓，可滿足對輸出電壓精度要求較高的應(yīng)用。
• 多頻率選項(xiàng)：提供300 kHz、600 kHz和1.0 MHz三種頻率選項(xiàng)，可根據(jù)具體應(yīng)用需求進(jìn)行選擇，增強(qiáng)了器件的靈活性。

1.2 功能特性

• 無需電流檢測電阻：采用低側(cè)電流檢測和電流增益方案，無需額外的電流檢測電阻，減少了外部元件數(shù)量，降低了成本和電路板空間。
• 電源節(jié)省模式（PSM）：ADP1871具有電源節(jié)省模式，在輕負(fù)載時(shí)可通過脈沖跳躍來維持輸出調(diào)節(jié)，提高系統(tǒng)效率。
• 保護(hù)功能：具備熱過載保護(hù)、短路保護(hù)等功能，確保器件在異常情況下的安全性和可靠性。

1.3 封裝特性

采用小型的10引腳MSOP和LFCSP封裝，體積小巧，適合對空間要求較高的應(yīng)用。

二、工作原理

2.1 啟動(dòng)過程

ADP1870/ADP1871內(nèi)部有一個(gè)用于偏置和為集成MOSFET驅(qū)動(dòng)器供電的內(nèi)部穩(wěn)壓器（VREG）。在啟動(dòng)時(shí)，電流檢測放大器、電流檢測增益電路、軟啟動(dòng)電路和誤差放大器等模塊依次啟動(dòng)。電流檢測模塊通過在DRVL輸出和PGND引腳之間施加0.4 V電壓，根據(jù)DRVL和PGND之間的電阻產(chǎn)生電流，從而設(shè)置電流檢測放大器的增益。經(jīng)過約800 μs后，驅(qū)動(dòng)信號脈沖同步出現(xiàn)在DRVL和DRVH引腳，輸出電壓通過軟啟動(dòng)序列開始上升。

2.2 軟啟動(dòng)

ADP1870/ADP1871具有數(shù)字軟啟動(dòng)電路，通過一個(gè)計(jì)數(shù)器在每個(gè)周期通過固定的內(nèi)部電容以1 μA的增量增加電流，輸出通過產(chǎn)生PWM輸出脈沖跟蹤斜坡電壓，從而限制從高電壓輸入電源（VIN）到輸出（VOUT）的浪涌電流。

2.3 精密使能電路

采用精密使能電路，使能閾值典型值為285 mV，具有35 mV的遲滯。當(dāng)COMP/EN引腳釋放時(shí)，誤差放大器輸出上升超過使能閾值，器件被啟用；將該引腳接地則禁用器件，使器件的電源電流降至約140 μA。

2.4 欠壓鎖定（UVLO）

UVLO功能可防止器件在極低或未定義的輸入電壓（VIN）范圍內(nèi)工作，避免因偏置電壓不穩(wěn)定導(dǎo)致信號錯(cuò)誤傳播到高端功率開關(guān)，從而損壞輸出設(shè)備。UVLO電平設(shè)定為2.65 V（標(biāo)稱值）。

2.5 編程電阻（RES）檢測電路

啟動(dòng)時(shí)，RES檢測電路首先激活，在DRVL輸出施加0.4 V參考值，通過內(nèi)部ADC輸出2位數(shù)字代碼，對電流檢測放大器的四種增益配置進(jìn)行編程，分別對應(yīng)3 V/V、6 V/V、12 V/V和24 V/V的電流檢測增益。

2.6 谷值電流限制設(shè)置

基于谷值電流模式控制架構(gòu)，電流限制由下側(cè)MOSFET的 (R_{ON})、誤差放大器輸出電壓擺幅（COMP）和電流檢測增益三個(gè)因素決定。通過合理設(shè)置電流檢測增益電阻，可以根據(jù)負(fù)載需求設(shè)置合適的谷值電流限制。

2.7 打嗝模式

當(dāng)檢測到32次電流限制違規(guī)時(shí)，控制器進(jìn)入空閑模式，關(guān)閉MOSFET 6 ms，讓轉(zhuǎn)換器冷卻，然后重新啟動(dòng)軟啟動(dòng)過程。如果違規(guī)仍然存在，重復(fù)此過程，直到違規(guī)消失，轉(zhuǎn)換器恢復(fù)正常開關(guān)和調(diào)節(jié)。

2.8 同步整流

采用內(nèi)部下側(cè)MOSFET驅(qū)動(dòng)器驅(qū)動(dòng)外部上下側(cè)MOSFET，同步整流不僅提高了整體傳導(dǎo)效率，還能確保為高端驅(qū)動(dòng)器輸入處的自舉電容提供適當(dāng)?shù)某潆?，減少開關(guān)損耗。

2.9 電源節(jié)省模式（PSM）

ADP1871在輕負(fù)載到中負(fù)載電流時(shí)工作在不連續(xù)傳導(dǎo)模式（DCM），通過脈沖跳躍維持輸出調(diào)節(jié)。當(dāng)電感電流接近零電流時(shí)，板載零交叉比較器關(guān)閉所有上下側(cè)開關(guān)活動(dòng)，系統(tǒng)進(jìn)入空閑模式，避免負(fù)電感電流積累，提高輕負(fù)載時(shí)的系統(tǒng)效率。

2.10 定時(shí)器操作

采用恒定導(dǎo)通時(shí)間架構(gòu)，通過感應(yīng)高輸入電壓（VIN）和輸出電壓（VOUT），利用SW波形信息產(chǎn)生可調(diào)節(jié)的單脈沖PWM脈沖，使高端MOSFET的導(dǎo)通時(shí)間隨輸入電壓、輸出電壓和負(fù)載電流的動(dòng)態(tài)變化而變化，以維持調(diào)節(jié)。導(dǎo)通時(shí)間（ (t{ON}) ）與 (V{IN}) 成反比，采用前饋技術(shù)使開關(guān)頻率近似固定。

2.11 偽固定頻率

在穩(wěn)態(tài)操作時(shí)，開關(guān)頻率相對恒定。在負(fù)載瞬變時(shí)，頻率會暫時(shí)變化，以更快地使輸出恢復(fù)到調(diào)節(jié)范圍內(nèi)。正負(fù)載階躍時(shí)，開關(guān)頻率增加；負(fù)負(fù)載階躍時(shí)，開關(guān)頻率降低，有助于輸出電壓恢復(fù)，比固定頻率控制器具有更好的負(fù)載瞬態(tài)性能。

三、應(yīng)用信息

3.1 反饋電阻分壓器

根據(jù)內(nèi)部帶隙參考電壓（VREF）固定為0.6 V，可通過公式 (R{T}=R{B} × frac{left(V{OUT }-0.6 Vright)}{0.6 V}) 確定反饋電阻分壓器的阻值，其中 (R{T}) 和 (R_{B}) 分別為上拉電阻和下拉電阻。

3.2 電感選擇

電感值與電感紋波電流成反比，可根據(jù)公式 (Delta I{L}=K{I} × I{L O A D} approx frac{I{L O A D}}{3}) 計(jì)算電感紋波電流，再通過公式 (L=frac{left(V{I N}-V{OUT }right)}{Delta I{L} × f{S W}} × frac{V{OUT }}{V{I N}}) 計(jì)算電感值。選擇電感時(shí)，應(yīng)確保其飽和額定值高于峰值電流水平。

3.3 輸出紋波電壓

輸出紋波電壓是穩(wěn)態(tài)時(shí)直流輸出電壓的交流分量，對于1.0%的紋波誤差，可通過公式 (Delta V{R R}=(0.01) × V{OUT }) 計(jì)算所需的輸出電容值。

3.4 輸出電容選擇

輸出電容的主要作用是降低輸出電壓紋波，并在負(fù)載瞬變時(shí)協(xié)助輸出電壓恢復(fù)。可根據(jù)公式 (C{OUT }=Delta I{L} timesleft(frac{1}{8 × f{SW} timesleft[Delta V{RIPPLE }-left(Delta I{L} × E S Rright)right]}right)) 計(jì)算穩(wěn)態(tài)時(shí)的小信號電壓紋波，根據(jù)公式 (C{OUT }=2 × frac{Delta I{L O A D}}{f{S W} timesleft(Delta V{D R O O P}-left(Delta I{L O A D} × E S Rright)right)}) 計(jì)算輸出負(fù)載階躍時(shí)所需的電容值。

3.5 補(bǔ)償網(wǎng)絡(luò)

由于采用電流模式架構(gòu)，ADP1870/ADP1871需要Type II補(bǔ)償。通過分析轉(zhuǎn)換器在單位增益頻率（ (f_{sw}/10) ）時(shí)的整體環(huán)路增益（H），可確定補(bǔ)償所需的電阻和電容值。

3.6 效率考慮

效率是構(gòu)建直流 - 直流轉(zhuǎn)換器時(shí)的重要考慮因素。在高功率應(yīng)用中，應(yīng)選擇合適的MOSFET，考慮 (V{GS(TH)})、 (R{DS(ON)})、 (Q{G})、 (C{N1}) 和 (C_{N2}) 等參數(shù)。同時(shí)，需要考慮通道傳導(dǎo)損耗、MOSFET驅(qū)動(dòng)器損耗、MOSFET開關(guān)損耗、體二極管傳導(dǎo)損耗和電感損耗等因素。

3.7 輸入電容選擇

選擇輸入電容的目的是降低輸入電壓紋波和高頻源阻抗，確保環(huán)路穩(wěn)定性和瞬態(tài)性能。建議使用多層陶瓷電容器（MLCC）與大容量電容器并聯(lián)，以降低輸入電壓紋波幅度?？筛鶕?jù)公式 (I{C I N, r m s}=I{L O A D, max } × frac{sqrt{V{OUT } timesleft(V{I N}-V{OUT }right)}}{V{OUT }}) 計(jì)算輸入電容的均方根電流，根據(jù)公式 (C{I N, min }=frac{I{L O A D, max }}{4 f{S W} V{R I P P L E, max }}) 計(jì)算最小輸入電容要求。

3.8 熱考慮

由于ADP1870/ADP1871用于高電流應(yīng)用，且可能處于高溫環(huán)境，需要謹(jǐn)慎選擇外部上下側(cè)MOSFET，以確保不超過最大允許結(jié)溫125°C。當(dāng)結(jié)溫達(dá)到或超過155°C時(shí)，器件進(jìn)入熱關(guān)斷狀態(tài)，直到結(jié)溫降至140°C才重新啟用。同時(shí)，需要考慮封裝的熱阻抗，計(jì)算內(nèi)部驅(qū)動(dòng)器和LDO的功耗。

四、設(shè)計(jì)示例

以 (V{OUT }=1.8 ~V)、 (I{L O A D}=15 ~A)（脈沖）、 (V{IN}=12 ~V)（典型）和 (f{s w}=300 kHz) 為例，介紹ADP1870/ADP1871的設(shè)計(jì)過程：

1. 輸入電容：選擇五個(gè)22 μF陶瓷電容器，確保整體ESR小于1 mΩ。
2. 電感：選擇1.0 μH、 (DCR=3.3 ~m Omega) 的電感，可承受20 A的峰值電流。
3. 電流限制編程：選擇100 kΩ的編程電阻（RES），對應(yīng)24 V/V的電流檢測增益。
4. 輸出電容：選擇五個(gè)270 μF聚合物電容器，確保ESR在5 mΩ至10 mΩ之間。
5. 反饋電阻網(wǎng)絡(luò)：推薦使用 (R{B}=15 k Omega)，計(jì)算得到 (R{T}=30 k Omega)。
6. 補(bǔ)償網(wǎng)絡(luò)：計(jì)算得到 (R{COMP}=100 k Omega)， (C{COMP}=250 pF)。
7. 損耗計(jì)算：計(jì)算各部分損耗，包括通道傳導(dǎo)損耗、體二極管傳導(dǎo)損耗、開關(guān)損耗、驅(qū)動(dòng)器損耗、LDO損耗、輸出電容損耗和電感損耗等，總損耗為2.655 W。

五、外部組件推薦

文檔提供了不同型號和參數(shù)下的外部組件推薦，包括輸入電容、輸出電容、電感、補(bǔ)償電容等，方便工程師根據(jù)具體需求進(jìn)行選擇。

六、布局考慮

6.1 整體布局

優(yōu)化敏感模擬和功率組件的布局，將敏感模擬組件遠(yuǎn)離嘈雜的功率部分，使用單獨(dú)的模擬接地平面，確保輸入電容靠近上側(cè)MOSFET的漏極和下側(cè)MOSFET的源極，輸出電容安裝在評估板的最右側(cè)區(qū)域。

6.2 IC部分

為模擬接地平面（GND）設(shè)置專用平面，與主功率接地平面（PGND）分開，將模擬接地平面通過最短路徑連接到GND引腳。在VREG引腳和PGND引腳之間直接安裝1 μF旁路電容，在VREG引腳和GND引腳之間連接0.1 μF電容。

6.3 功率部分

合理安排功率平面，將VIN平面放在左側(cè)，輸出平面放在右側(cè)，主功率接地平面放在中間，減少電流突然變化時(shí)的磁通變化面積。SW節(jié)點(diǎn)應(yīng)盡量減小面積，遠(yuǎn)離敏感模擬電路和組件，并在Layer 2和Layer 3上復(fù)制該焊盤以進(jìn)行熱釋放。

6.4 差分傳感

在谷值電流模式控制下，對下側(cè)MOSFET的漏極和源極進(jìn)行差分電壓讀取，將下側(cè)MOSFET的漏極和源極分別靠近IC的SW引腳和PGND引腳連接，同時(shí)在最外側(cè)輸出電容和反饋電阻分壓器之間應(yīng)用差分傳感。

七、典型應(yīng)用電路

文檔提供了15 A、300 kHz高電流應(yīng)用電路，5.5 V輸入、600 kHz應(yīng)用電路和300 kHz高電流應(yīng)用電路等典型應(yīng)用電路，為工程師提供了參考。

八、總結(jié)

ADP1870/ADP1871同步降壓控制器以其豐富的特性、先進(jìn)的工作原理和靈活的應(yīng)用設(shè)計(jì)，為電子工程師在電源管理領(lǐng)域提供了一個(gè)優(yōu)秀的解決方案。在實(shí)際設(shè)計(jì)中，工程師需要根據(jù)具體應(yīng)用需求，合理選擇外部組件，優(yōu)化布局，以確保系統(tǒng)的穩(wěn)定性、效率和可靠性。你在使用ADP1870/ADP1871的過程中遇到過哪些問題？你對其性能和應(yīng)用有什么獨(dú)特的見解嗎？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)和想法。