一、 FPGA 是什么?

FPGA(Field-Programmable Gate Array)，現(xiàn)場可編程邏輯門陣列，它是一種電子設(shè)備，用于執(zhí)行任何(數(shù)字)邏輯功能或數(shù)字電路的硬件實(shí)現(xiàn)。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

FPGA結(jié)構(gòu)主要由基本邏輯單元-可編程邏輯陣列塊(LAB)、可編程輸入輸出單元(I/O)和內(nèi)部連接線(Interconnect)即可編程布線資源等部分構(gòu)成。

圖 1 FPGA 結(jié)構(gòu)

二、 FPGA的優(yōu)點(diǎn)

1. 設(shè)計(jì)靈活：屬于硬件可重構(gòu)的芯片結(jié)構(gòu)，內(nèi)部設(shè)置數(shù)量豐富的輸入輸出單元引腳及觸發(fā)器。

2. 兼容性強(qiáng)：FPGA 芯片可與 CMOS、TTL 等大規(guī)模集成電路兼容，協(xié)同完成計(jì)算任務(wù)。

3. 并行計(jì)算：FPGA 內(nèi)部結(jié)構(gòu)可按數(shù)據(jù)包步驟多少搭建相應(yīng)數(shù)量流水線，不同流水線處理不同數(shù)據(jù)包，實(shí)現(xiàn)流水線并行、數(shù)據(jù)并行功能。

4. 適用性強(qiáng)：是專用電路中開發(fā)周期最短、應(yīng)用風(fēng)險(xiǎn)最低的器件之一。

5. 快速開發(fā)：FPGA 芯片產(chǎn)品可快速切入應(yīng)用市場，具備不可替代性。

三、 FPGA 在音頻產(chǎn)品上的應(yīng)用

1. 數(shù)字信號(hào)處理：FPGA 可以用于實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法，例如濾波、均衡、壓縮、解壓縮、編碼、解碼等。

2. 數(shù)字音頻接口：FPGA 可以用于實(shí)現(xiàn)各種數(shù)字音頻接口，例如 I2S、PCM、AES/EBU 等。這些接口可以用于音頻的輸入和輸出，例如將音頻信號(hào)從麥克風(fēng)或其他音頻設(shè)備中采集出來，或?qū)⒁纛l信號(hào)輸出到揚(yáng)聲器或其他音頻設(shè)備中

3. 音頻編解碼器：FPGA 可以用于實(shí)現(xiàn)各種音頻編解碼器，例如 MP3、AAC、WMA、FLAC 等。這些編解碼器可以用于將音頻信號(hào)壓縮和解壓縮，以減小音頻數(shù)據(jù)的大小，從而節(jié)省存儲(chǔ)空間和傳輸帶寬。

4. 數(shù)字音頻放大器：FPGA 可以用于實(shí)現(xiàn)數(shù)字音頻放大器，將音頻信號(hào)放大到適當(dāng)?shù)乃?，以?qū)動(dòng)揚(yáng)聲器或其他音頻設(shè)備。數(shù)字音頻放大器可以提供更高的效率和更低的失真，從而提高音頻的質(zhì)量。

四、 應(yīng)用案例

1. 主動(dòng)降噪技術(shù)與接口擴(kuò)展

擴(kuò)展 I2S 接口，滿足智能音箱需要外接 7 個(gè)以上麥克風(fēng)陣列時(shí)的應(yīng)用場景

圖 2 FPGA

方案特性：

實(shí)現(xiàn)應(yīng)用處理器的多路 I2S 接口擴(kuò)展

實(shí)現(xiàn) PDM 信號(hào)處理

實(shí)現(xiàn)回聲抵消、噪聲抑制和喚醒等聲音處理

低功耗、小封裝、低成本

推薦芯片：京微齊力 HME - HR03

低功耗，高性價(jià)比 FPGA

40nm UMC 低功耗工藝 768 到 3072 個(gè) 4 輸入查找表(LUT)，采用先進(jìn)的邏輯結(jié)構(gòu)，精確映射設(shè)計(jì)

128 位 AES 配置文件密鑰及用戶自定義安全 ID

內(nèi)嵌可配置存儲(chǔ)器，PLL 及片上晶振

用戶可配置 IO，最多可提供 80 對 LVDS IO

多種小封裝可選，最小支持 1.5mm x 1.5mm 封裝

2. 遠(yuǎn)程語音識(shí)別方案

單芯片完成麥克風(fēng)陣列的遠(yuǎn)場語音消噪、語音增強(qiáng)、語音喚醒等聲音預(yù)處理功能，之后 CPU 將處理完的聲音數(shù)據(jù)上傳到云端或本地PC/手機(jī)等終端;

圖 3 FPGA 語音處理和上傳

推薦芯片：京微齊力 M7 系列

實(shí)現(xiàn)了高性能 ARM Cortex-M3 內(nèi)核與大容量 FPGA 的無縫結(jié)合

FPGA 邏輯單元高達(dá) 12K

2 個(gè) 12 位 1MSPSADC 模塊

豐富的 I/O 資源與封裝，以硬核形式整合以太網(wǎng)、USB、CAN、DMA 控制器以及 DDR 控制器等外設(shè)

高精度 PLL 及時(shí)鐘網(wǎng)絡(luò)

靈活的 DSP

基于 Efuse 和 SPI 的保密機(jī)制

超高系統(tǒng)性價(jià)比