91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

AD9522-2:高性能時鐘發(fā)生器的深度剖析

h1654155282.3538 ? 2026-03-22 17:30 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

AD9522-2:高性能時鐘發(fā)生器的深度剖析

在電子設(shè)計領(lǐng)域,時鐘發(fā)生器是確保系統(tǒng)穩(wěn)定運行的關(guān)鍵組件。今天,我們聚焦于Analog Devices的AD9522-2,一款具備12路LVDS/24路CMOS輸出的時鐘發(fā)生器,深入探討其特性、工作原理及應(yīng)用。

文件下載:AD9522-2.pdf

1. 產(chǎn)品特性概覽

1.1 低相位噪聲與高性能PLL

AD9522-2擁有低相位噪聲的鎖相環(huán)(PLL),片上壓控振蕩器(VCO)的調(diào)諧范圍為2.02 GHz至2.335 GHz,同時支持外部3.3 V/5 V的VCO/VCXO,最高可達2.4 GHz。這使得它在頻率合成和時鐘分配方面表現(xiàn)出色,能夠滿足多種應(yīng)用場景的需求。

1.2 靈活的參考輸入

該器件提供1個差分或2個單端參考輸入,可接受CMOS、LVPECL或LVDS參考信號,頻率范圍高達250 MHz,還能接受16.62 MHz至33.3 MHz的晶體作為參考輸入,并且具備可選的參考時鐘倍頻器和參考監(jiān)控功能。

1.3 豐富的輸出配置

它具備12路800 MHz的LVDS輸出,分為4組,每組3路,每個組都有1至32的分頻器和相位延遲功能。此外,每個LVDS輸出還可配置為2路CMOS輸出(適用于輸出頻率 ≤ 250 MHz),輸出抖動低至242 fs rms,通道間的偏斜小于60 ps。

1.4 其他特性

AD9522-2還支持參考自動和手動切換/保持模式,切換過程無毛刺,能自動從保持模式恢復(fù)。同時,它提供數(shù)字或模擬鎖檢測功能,可選零延遲操作,具備SPI和I2C兼容的串行控制端口,內(nèi)置非易失性EEPROM可存儲配置設(shè)置。

2. 工作模式詳解

2.1 模式0:內(nèi)部VCO和時鐘分配

當(dāng)使用內(nèi)部VCO和PLL時,通常需要使用VCO分頻器,以確保通道分頻器的輸入頻率不超過其指定的最大頻率。內(nèi)部PLL使用外部環(huán)路濾波器來設(shè)置環(huán)路帶寬和保證環(huán)路穩(wěn)定性,同時需要對VCO進行校準(zhǔn)以確保最佳性能。

2.2 模式1:時鐘分配或外部VCO < 1600 MHz

當(dāng)外部時鐘源或外部VCO/VCXO的頻率小于1600 MHz時,可以采用繞過VCO分頻器的配置。在使用內(nèi)部PLL與外部VCO時,PLL必須開啟,并需要連接外部環(huán)路濾波器。

2.3 模式2:高頻時鐘分配 - CLK或外部VCO > 1600 MHz

該模式下,AD9522的上電默認(rèn)配置是PLL斷電,輸入信號通過VCO分頻器連接到分配部分。此模式允許外部輸入高達2400 MHz的信號,但在到達通道分頻器之前需要進行分頻。

3. 關(guān)鍵組件分析

3.1 鎖相環(huán)(PLL)

AD9522-2的PLL可與片上VCO或外部VCO/VCXO配合使用,需要外部環(huán)路濾波器來確定環(huán)路帶寬和穩(wěn)定性。PLL的配置非常靈活,可通過可編程寄存器設(shè)置和外部環(huán)路濾波器的設(shè)計來適應(yīng)不同的參考頻率、PFD比較頻率、VCO頻率等。

3.2 鑒相器(PFD)

PFD接收R分頻器和N分頻器的輸入,產(chǎn)生與它們之間相位和頻率差成比例的輸出。它包含可編程延遲元件,用于控制反沖脈沖寬度,以確保PFD傳輸函數(shù)無死區(qū),減少相位噪聲和參考雜散。

3.3 電荷泵(CP)

CP由PFD控制,根據(jù)PFD的監(jiān)測結(jié)果對積分節(jié)點進行充電或放電,將積分和濾波后的電流轉(zhuǎn)換為電壓,驅(qū)動內(nèi)部VCO的調(diào)諧節(jié)點。CP的電流可編程,可設(shè)置為高阻抗、正常操作、泵升或泵降模式。

3.4 片上VCO

片上VCO的頻率范圍為2.02 GHz至2.335 GHz,需要進行校準(zhǔn)以確保在不同工藝和溫度下正常工作。VCO由片上低壓差線性穩(wěn)壓器供電,BYPASS引腳需連接220 nF電容以確保穩(wěn)定性。

3.5 參考輸入

AD9522-2的PLL參考輸入電路靈活,支持全差分輸入、兩個單端輸入或16.62 MHz至33.33 MHz的晶體振蕩器??蛇x的參考時鐘倍頻器可將PLL參考頻率加倍,輸入頻率范圍在表中明確規(guī)定。

3.6 參考切換

該器件支持雙單端CMOS輸入和單差分參考輸入,在雙單端參考模式下,支持自動恢復(fù)和手動PLL參考時鐘切換,可實現(xiàn)低至10 ppm的輸出頻率干擾。

3.7 分頻器

參考分頻器R和VCO/VCXO反饋分頻器N(由預(yù)分頻器P和計數(shù)器A、B組成)可通過寄存器設(shè)置,實現(xiàn)不同的分頻比。預(yù)分頻器有固定分頻(FD)和雙模(DM)兩種工作模式,可根據(jù)需要選擇。

3.8 鎖檢測

AD9522-2提供數(shù)字鎖檢測(DLD)、模擬鎖檢測(ALD)和電流源數(shù)字鎖檢測(CSDLD)三種鎖檢測功能,可通過寄存器設(shè)置和外部電路實現(xiàn)準(zhǔn)確的鎖檢測。

3.9 保持模式

PLL具備保持模式,當(dāng)參考時鐘丟失時,可將電荷泵置于高阻抗?fàn)顟B(tài),使VCO保持相對恒定的頻率。保持模式分為外部/手動和自動/內(nèi)部兩種,可通過寄存器設(shè)置啟用。

3.10 VCO校準(zhǔn)

片上VCO必須進行校準(zhǔn),可在上電時自動校準(zhǔn)或手動校準(zhǔn)。校準(zhǔn)過程由校準(zhǔn)控制器控制,需要PLL正確設(shè)置并存在穩(wěn)定的REFIN時鐘。

3.11 零延遲操作

AD9522-2有內(nèi)部和外部兩種零延遲模式,可將輸出時鐘的相位與外部PLL參考輸入的相位對齊。在零延遲模式下,需要注意輸出頻率的選擇,以確保輸入/輸出相位關(guān)系的準(zhǔn)確性。

3.12 時鐘分配

時鐘通道由3路LVDS時鐘輸出或6路CMOS時鐘輸出組成,每個通道有可編程的分頻器,可實現(xiàn)1至32的分頻。VCO分頻器可將VCO輸出或外部CLK輸入進行分頻,以滿足不同的頻率需求。

3.13 同步功能

時鐘輸出可通過SYNC引腳或寄存器設(shè)置進行同步,同步操作可使輸出進入預(yù)設(shè)的靜態(tài)狀態(tài),釋放SYNC信號后,輸出將按照預(yù)設(shè)條件繼續(xù)時鐘操作。

3.14 輸出驅(qū)動

輸出驅(qū)動可配置為LVDS差分輸出或CMOS單端輸出,LVDS輸出的極性和電流可設(shè)置,CMOS輸出可單獨控制開關(guān)和極性。

3.15 復(fù)位和掉電模式

AD9522-2支持上電復(fù)位、硬件復(fù)位、軟件復(fù)位和軟復(fù)位到EEPROM設(shè)置等多種復(fù)位模式,以及芯片掉電、PLL掉電、分配部分掉電、單個時鐘輸出掉電和單個時鐘通道掉電等多種掉電模式。

3.16 串行控制端口

串行控制端口兼容SPI和I2C協(xié)議,可通過SP1和SP0引腳選擇通信接口。SPI模式支持單字節(jié)或多字節(jié)傳輸,I2C模式支持標(biāo)準(zhǔn)模式和快速模式。

3.17 EEPROM操作

內(nèi)部EEPROM可用于存儲用戶定義的寄存器設(shè)置,在上電或復(fù)位時加載。用戶可通過串行端口對EEPROM進行編程和讀取操作,編程過程需要設(shè)置相關(guān)寄存器并執(zhí)行IO_UPDATE操作。

4. 應(yīng)用信息

4.1 頻率規(guī)劃

在使用AD9522進行頻率規(guī)劃時,需要考慮參考分頻器、反饋分頻器、VCO分頻器和通道分頻器的設(shè)置。選擇合適的VCO頻率和電荷泵電流,可優(yōu)化PLL的性能。ADIsimCLK是一個強大的PLL建模工具,可幫助確定最佳的環(huán)路濾波器。

4.2 ADC時鐘應(yīng)用

高速ADC對采樣時鐘的質(zhì)量非常敏感,AD9522的低抖動輸出可滿足ADC的時鐘要求。其LVDS差分輸出可提供更好的抗噪性能,提高轉(zhuǎn)換器的SNR。

4.3 LVDS時鐘分配

LVDS是一種差分輸出選項,使用電流模式輸出級,輸出符合ANSI/TIA/EIA-644規(guī)范。推薦的LVDS輸出端接電路可確保信號的穩(wěn)定傳輸。

4.4 CMOS時鐘分配

AD9522的輸出驅(qū)動可配置為CMOS驅(qū)動,在單端CMOS時鐘分配時,需要注意點對點連接、源端串聯(lián)端接和遠(yuǎn)端端接等問題,以確保信號的完整性。

5. 總結(jié)

AD9522-2是一款功能強大、性能卓越的時鐘發(fā)生器,具有低相位噪聲、靈活的參考輸入和輸出配置、多種工作模式和豐富的控制功能。在設(shè)計過程中,工程師需要根據(jù)具體應(yīng)用需求,合理配置PLL、分頻器、輸出驅(qū)動等組件,以實現(xiàn)最佳的系統(tǒng)性能。同時,要注意VCO校準(zhǔn)、零延遲操作、同步功能等關(guān)鍵環(huán)節(jié),確保系統(tǒng)的穩(wěn)定性和可靠性。希望本文能為電子工程師在使用AD9522-2進行設(shè)計時提供有價值的參考。你在使用這款時鐘發(fā)生器時遇到過哪些問題呢?歡迎在評論區(qū)分享你的經(jīng)驗和見解。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pll
    pll
    +關(guān)注

    關(guān)注

    6

    文章

    984

    瀏覽量

    138262
  • 時鐘發(fā)生器
    +關(guān)注

    關(guān)注

    1

    文章

    334

    瀏覽量

    70106
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    AD9522-0:高性能時鐘發(fā)生器深度剖析

    AD9522-0:高性能時鐘發(fā)生器深度剖析 引言 在電子設(shè)計領(lǐng)域,時鐘發(fā)生器對于確保系統(tǒng)的穩(wěn)定
    的頭像 發(fā)表于 03-22 17:35 ?181次閱讀

    AD9522-1:高性能時鐘發(fā)生器深度剖析與應(yīng)用指南

    AD9522-1:高性能時鐘發(fā)生器深度剖析與應(yīng)用指南 在電子設(shè)計領(lǐng)域,時鐘發(fā)生器扮演著至關(guān)重要
    的頭像 發(fā)表于 03-22 17:30 ?174次閱讀

    AD9522-4:高性能時鐘發(fā)生器深度解析

    AD9522-4:高性能時鐘發(fā)生器深度解析 在電子設(shè)計領(lǐng)域,時鐘發(fā)生器性能直接影響著整個系統(tǒng)
    的頭像 發(fā)表于 03-22 17:30 ?167次閱讀

    AD9522-3:高性能時鐘發(fā)生器的技術(shù)剖析與應(yīng)用指南

    AD9522-3:高性能時鐘發(fā)生器的技術(shù)剖析與應(yīng)用指南 在電子設(shè)計領(lǐng)域,時鐘發(fā)生器扮演著至關(guān)重要的角色,它為系統(tǒng)提供穩(wěn)定且精確的
    的頭像 發(fā)表于 03-22 17:30 ?181次閱讀

    AD9518-0:高性能6輸出時鐘發(fā)生器深度剖析

    AD9518-0:高性能6輸出時鐘發(fā)生器深度剖析 在電子設(shè)計領(lǐng)域,時鐘發(fā)生器性能對于系統(tǒng)的穩(wěn)
    的頭像 發(fā)表于 03-22 17:10 ?189次閱讀

    AD9518-1:高性能時鐘發(fā)生器深度剖析與應(yīng)用指南

    AD9518-1:高性能時鐘發(fā)生器深度剖析與應(yīng)用指南 在電子設(shè)計領(lǐng)域,時鐘發(fā)生器是確保系統(tǒng)穩(wěn)定運行的關(guān)鍵組件。今天,我們將深入探討一款
    的頭像 發(fā)表于 03-22 17:10 ?173次閱讀

    深入剖析AD9516 - 4:高性能時鐘發(fā)生器的卓越之選

    深入剖析AD9516 - 4:高性能時鐘發(fā)生器的卓越之選 在電子設(shè)計領(lǐng)域,時鐘發(fā)生器性能對整個系統(tǒng)的穩(wěn)定性和數(shù)據(jù)處理能力起著關(guān)鍵作用。AD
    的頭像 發(fā)表于 03-22 16:50 ?191次閱讀

    AD9520 - 2高性能時鐘發(fā)生器深度剖析

    AD9520 - 2高性能時鐘發(fā)生器深度剖析 在電子設(shè)計領(lǐng)域,時鐘發(fā)生器是確保系統(tǒng)穩(wěn)定運行的
    的頭像 發(fā)表于 03-22 16:00 ?66次閱讀

    AD9520-0:高性能時鐘發(fā)生器深度解析與應(yīng)用指南

    AD9520-0:高性能時鐘發(fā)生器深度解析與應(yīng)用指南 在電子設(shè)計領(lǐng)域,時鐘發(fā)生器是確保系統(tǒng)穩(wěn)定運行的關(guān)鍵組件。AD9520-0作為一款12 LVPECL/24 CMOS輸出的
    的頭像 發(fā)表于 03-22 15:55 ?75次閱讀

    CDCE62005:高性能時鐘發(fā)生器與分配器的深度剖析

    CDCE62005:高性能時鐘發(fā)生器與分配器的深度剖析 在電子設(shè)計領(lǐng)域,時鐘發(fā)生器和分配器的性能
    的頭像 發(fā)表于 02-09 16:30 ?178次閱讀

    TI CDC421Axxx:高性能低抖動時鐘發(fā)生器深度解析

    TI CDC421Axxx:高性能低抖動時鐘發(fā)生器深度解析 在電子設(shè)備設(shè)計中,時鐘信號的穩(wěn)定性和準(zhǔn)確性對整個系統(tǒng)的性能起著至關(guān)重要的作用。
    的頭像 發(fā)表于 02-09 16:05 ?141次閱讀

    深度剖析CDCE62002:高性能時鐘發(fā)生器的卓越之選

    深度剖析CDCE62002:高性能時鐘發(fā)生器的卓越之選 在電子設(shè)計領(lǐng)域,時鐘發(fā)生器性能對于整個
    的頭像 發(fā)表于 02-09 14:15 ?343次閱讀

    CDCE421A:高性能低相位噪聲時鐘發(fā)生器深度解析

    CDCE421A:高性能低相位噪聲時鐘發(fā)生器深度解析 在電子設(shè)計領(lǐng)域,時鐘發(fā)生器性能對整個系統(tǒng)的穩(wěn)定性和可靠性起著至關(guān)重要的作用。今天,
    的頭像 發(fā)表于 02-05 14:35 ?264次閱讀

    深入剖析RC2121xA:高性能汽車可編程時鐘發(fā)生器的卓越之選

    深入剖析RC2121xA:高性能汽車可編程時鐘發(fā)生器的卓越之選 在汽車電子領(lǐng)域,時鐘發(fā)生器性能和可靠性直接影響著整個系統(tǒng)的穩(wěn)定性和運行效率
    的頭像 發(fā)表于 12-29 09:55 ?387次閱讀

    AD9522-2 12路LVDS/24路CMOS輸出時鐘發(fā)生器技術(shù)手冊

    AD9522-2提供多路輸出時鐘分配功能,具有亞皮秒級抖動性能,并且片內(nèi)集成鎖相環(huán)(PLL)和電壓控制振蕩(VCO)。片內(nèi)VCO的調(diào)諧頻率范圍為2.02 GHz至2.335 GHz。
    的頭像 發(fā)表于 04-11 11:44 ?1256次閱讀
    <b class='flag-5'>AD9522-2</b> 12路LVDS/24路CMOS輸出<b class='flag-5'>時鐘發(fā)生器</b>技術(shù)手冊