ADCLK950：高性能時(shí)鐘扇出緩沖器的技術(shù)剖析

在電子設(shè)計(jì)領(lǐng)域，時(shí)鐘信號(hào)的精確處理和分配至關(guān)重要。ADCLK950作為一款高性能的時(shí)鐘扇出緩沖器，為眾多高速、低抖動(dòng)應(yīng)用提供了理想的解決方案。今天，我們就來(lái)深入剖析一下這款器件。

文件下載：ADCLK950.pdf

一、ADCLK950概述

ADCLK950是由Analog Devices公司采用專(zhuān)有XFCB3硅鍺（SiGe）雙極工藝制造的超快速時(shí)鐘扇出緩沖器。它專(zhuān)為需要低抖動(dòng)的高速應(yīng)用而設(shè)計(jì)，具備2個(gè)可選差分輸入和10個(gè)全擺幅發(fā)射極耦合邏輯（ECL）輸出驅(qū)動(dòng)器。

二、關(guān)鍵特性

1. 輸入特性

• 可選輸入：通過(guò)IN_SEL控制引腳，可在兩個(gè)差分輸入之間進(jìn)行選擇，為設(shè)計(jì)提供了靈活性。
• 寬輸入類(lèi)型支持：輸入能接受直流耦合的LVPECL、CML、3.3 V CMOS（單端），以及交流耦合的1.8 V CMOS、LVDS和LVPECL輸入。
• 片上輸入終端：配備中心抽頭、差分、100 Ω片上終端電阻，有助于穩(wěn)定輸入信號(hào)。

2. 輸出特性

• 高速輸出：具有4.8 GHz的工作頻率，能滿足高速應(yīng)用需求。
• 低抖動(dòng)：75 fs rms寬帶隨機(jī)抖動(dòng)，確保時(shí)鐘信號(hào)的穩(wěn)定性。
• 輸出驅(qū)動(dòng)能力：輸出級(jí)設(shè)計(jì)為直接驅(qū)動(dòng)800 mV到50 Ω負(fù)載，總差分輸出擺幅為1.6 V。

3. 電源與封裝

• 電源：采用3.3 V電源供電，適用于常見(jiàn)的電源系統(tǒng)。
• 封裝：提供40引腳LFCSP封裝，適用于標(biāo)準(zhǔn)工業(yè)溫度范圍（-40°C至+85°C）。

三、應(yīng)用領(lǐng)域

ADCLK950的低抖動(dòng)特性使其在多個(gè)領(lǐng)域得到廣泛應(yīng)用，包括：

• 時(shí)鐘分配：用于低抖動(dòng)時(shí)鐘分配，確保系統(tǒng)中各個(gè)模塊的時(shí)鐘同步。
• 信號(hào)恢復(fù)：實(shí)現(xiàn)時(shí)鐘和數(shù)據(jù)信號(hào)的恢復(fù)，提高信號(hào)質(zhì)量。
• 電平轉(zhuǎn)換：進(jìn)行電平轉(zhuǎn)換，適配不同電平的電路。
• 通信領(lǐng)域：在無(wú)線和有線通信中發(fā)揮重要作用。
• 成像與儀器：應(yīng)用于醫(yī)療和工業(yè)成像、ATE和高性能儀器等領(lǐng)域。

四、電氣特性

1. 直流特性

• 輸入特性：輸入共模電壓范圍為VEE + 1.5 V至VCC - 0.1 V，輸入差分范圍為±1.7 V p-p。輸入電容為0.4 pF，不同模式下的輸入電阻有所不同。
• 輸出特性：輸出高電平為VCC - 1.26 V至VCC - 0.76 V，輸出低電平為VCC - 1.99 V至VCC - 1.54 V，單端輸出電壓為610 - 960 mV。

2. 時(shí)序特性

• 頻率與時(shí)間參數(shù)：最大輸出頻率為4.5 - 4.8 GHz，輸出上升時(shí)間和下降時(shí)間為40 - 90 ps，傳播延遲為175 - 245 ps。
• 抖動(dòng)特性：集成隨機(jī)抖動(dòng)為28 fs rms，寬帶隨機(jī)抖動(dòng)為75 fs rms，串?dāng)_引起的抖動(dòng)為90 fs rms。

3. 電源特性

• 電源電壓：電源電壓要求為2.97 - 3.63 V（3.3 V ± 10%）。
• 電源電流：靜態(tài)負(fù)電源電流為106 - 130 mA，正電源電流為346 - 390 mA。
• 電源抑制：電源電壓變化對(duì)傳播延遲和輸出擺幅的影響較小。

五、功能描述

1. 時(shí)鐘輸入

ADCLK950從兩個(gè)輸入中選擇一個(gè)差分時(shí)鐘輸入，并將所選時(shí)鐘分配到所有10個(gè)LVPECL輸出。輸入信號(hào)的擺率對(duì)輸出抖動(dòng)性能有影響，輸入擺率低于4 V/ns時(shí)，輸出抖動(dòng)性能會(huì)下降。

2. 時(shí)鐘輸出

輸出需要使用適當(dāng)?shù)膫鬏斁€終端，以確保信號(hào)的正確傳輸。LVPECL輸出設(shè)計(jì)為直接驅(qū)動(dòng)50 Ω負(fù)載，采用微帶或帶狀線技術(shù)可確保信號(hào)的過(guò)渡時(shí)間和減少輸出振鈴。

3. 輸入選擇

通過(guò)IN_SEL引腳的邏輯電平來(lái)選擇輸入時(shí)鐘，邏輯0選擇CLK0和CLK0輸入，邏輯1選擇CLK1和CLK1輸入。

六、PCB布局考慮

由于ADCLK950用于高速應(yīng)用，PCB布局至關(guān)重要。需要使用低阻抗電源平面，為開(kāi)關(guān)電流提供低電感返回路徑。同時(shí)，要對(duì)輸入和輸出電源進(jìn)行充分旁路，選擇合適的旁路電容以減少寄生電感。此外，要注意輸入和輸出傳輸線的匹配，避免不連續(xù)性對(duì)抖動(dòng)性能的影響。

七、輸入終端選項(xiàng)

ADCLK950提供多種輸入終端選項(xiàng)，包括直流耦合CML輸入終端、直流耦合LVPECL輸入終端、交流耦合輸入終端等，以滿足不同的應(yīng)用需求。

八、總結(jié)

ADCLK950憑借其高性能、低抖動(dòng)的特性，為高速時(shí)鐘分配和信號(hào)處理提供了可靠的解決方案。在實(shí)際設(shè)計(jì)中，工程師需要根據(jù)具體應(yīng)用需求，合理選擇輸入輸出配置和PCB布局，以充分發(fā)揮該器件的優(yōu)勢(shì)。大家在使用ADCLK950的過(guò)程中，有沒(méi)有遇到過(guò)什么特別的問(wèn)題呢？歡迎在評(píng)論區(qū)分享交流。