解析ADN4670：可編程低電壓1:10 LVDS時(shí)鐘 驅(qū)動(dòng)器

引言

在電子系統(tǒng)設(shè)計(jì)中，時(shí)鐘信號(hào)的精確分配至關(guān)重要。ADN4670作為一款可編程低電壓1:10 LVDS時(shí)鐘驅(qū)動(dòng)器，為時(shí)鐘分配網(wǎng)絡(luò)提供了高效、可靠的解決方案。本文將深入解析ADN4670的特性、工作原理、技術(shù)參數(shù)以及應(yīng)用場景，幫助電子工程師更好地了解和使用這款產(chǎn)品。

文件下載：ADN4670.pdf

產(chǎn)品特性與優(yōu)勢

1. 低輸出偏斜

ADN4670具有典型值小于30ps的低輸出偏斜，能夠確保時(shí)鐘信號(hào)在傳輸過程中的同步性，減少信號(hào)延遲差異對系統(tǒng)性能的影響。這對于對時(shí)鐘同步要求較高的應(yīng)用，如高速數(shù)據(jù)通信、數(shù)據(jù)采集系統(tǒng)等尤為重要。

2. 靈活的可編程性

通過簡單的串行接口，該器件可以實(shí)現(xiàn)從兩個(gè)差分時(shí)鐘輸入（CLK0、CLK1）中選擇一個(gè)，并能單獨(dú)啟用或禁用10個(gè)差分時(shí)鐘輸出。這種靈活性使得工程師可以根據(jù)具體應(yīng)用需求進(jìn)行定制化配置，提高系統(tǒng)的適應(yīng)性。

3. 高信號(hào)速率

其典型的信號(hào)速率高達(dá)1.1 GHz，能夠滿足高速時(shí)鐘信號(hào)的傳輸需求，適用于高速數(shù)字電路和通信系統(tǒng)。

4. 寬電源電壓范圍

電源電壓范圍為2.375 V至2.625 V，這使得ADN4670在不同的電源環(huán)境下都能穩(wěn)定工作，增強(qiáng)了其在各種應(yīng)用場景中的兼容性。

5. 故障安全設(shè)計(jì)

在電源關(guān)閉（(V_{DD}=0V)）時(shí)，I/O引腳具有故障安全功能，確保在異常情況下系統(tǒng)的穩(wěn)定性。

6. 多種封裝形式

提供32引腳的LFCSP和LQFP封裝，方便工程師根據(jù)不同的PCB布局和設(shè)計(jì)要求進(jìn)行選擇。

7. 寬工作溫度范圍

工業(yè)級(jí)的工作溫度范圍為 -40°C至 +85°C，適用于各種惡劣的工業(yè)環(huán)境。

工作原理

信號(hào)處理流程

ADN4670接收來自源（如雙絞線電纜）的差分電流信號(hào)，該信號(hào)在100 Ω終端電阻上產(chǎn)生典型值為±350 mV的電壓。信號(hào)通過差分多路復(fù)用器傳輸?shù)?0個(gè)驅(qū)動(dòng)器，每個(gè)驅(qū)動(dòng)器輸出差分電流信號(hào)，從而將一個(gè)差分時(shí)鐘輸入擴(kuò)展為10個(gè)差分時(shí)鐘輸出。

可編程控制

通過三個(gè)控制輸入（EN、SI、CK）實(shí)現(xiàn)可編程功能。EN為使能輸入，高電平時(shí)允許編程；SI為串行數(shù)據(jù)輸入；CK為串行時(shí)鐘輸入，在時(shí)鐘從低到高的轉(zhuǎn)換時(shí)將數(shù)據(jù)時(shí)鐘輸入到器件中。

技術(shù)參數(shù)詳解

電氣特性

參數(shù)	符號(hào)	最小值	典型值	最大值	單位	條件/注釋
輸入高閾值	(V_{TH})	-	-	-	mV	-
輸入低閾值	(V_{TL})	-	-	-	mV	-
差分輸入電壓	(V_{ID})	-100	-	+100	mV	-
輸入共模電壓	(V_{IC})	-	-	-	mV	-
輸入電流	(I{IH}, I{IL})	-	-	-	μA	-
輸入電容	(C_{I})	-	-	3	pF	-
差分輸出電壓	(V_{OD})	250	450	600	mV	(R_{L}=100Ω)， -40°C至 +85°C
差分輸出電壓幅度變化	(Delta V_{OD})	-	-	50	mV	-
偏移電壓	(V_{OS})	0.95	1.2	1.45	V	-
偏移電壓幅度變化	(Delta V_{OS})	-	-	-	mV	-
輸出短路電流	(I_{OS})	-	-	350	mA	-
參考輸出電壓	(V_{BB})	-	-	-	V	-
輸出電容	(C_{O})	-	-	-	pF	-
電源電流	(I_{DD})	-	100	150	mA	所有輸出三態(tài)，(f = 0Hz)
電源電流	(I_{DD})	-	110	160	mA	所有輸出啟用并加載，(R_{L}=100Ω)，(f = 100MHz)
電源電流	(I_{DD})	-	-	-	mA	所有輸出啟用并加載，(R_{L}=100Ω)，(f = 800MHz)

抖動(dòng)特性

參數(shù)	符號(hào)	最小值	典型值	最大值	單位	條件/注釋
從輸入到LVDS輸出（Q3和Q3）的附加相位抖動(dòng)	(t_{JITTER LVDS})	-	281	-	(f_{S} rms)	12 kHz至5 MHz，(f_{OUT}=30.72MHz)
從輸入到LVDS輸出（Q3和Q3）的附加相位抖動(dòng)	(t_{JITTER LVDS})	111	-	-	(f_{S} rms)	12 kHz至20 MHz，(f_{OUT}=125MHz)

LVDS開關(guān)特性

參數(shù)	符號(hào)	最小值	典型值	最大值	單位	條件/注釋
低到高傳播延遲	(t_{PLHx})	-	2	3	ns	從CLK0/CLK0或CLK1/CLK1到任何Qx/Qx
高到低傳播延遲	(t_{PHLx})	-	2	3	ns	從CLK0/CLK0或CLK1/CLK1到任何Qx/Qx
占空比	(t_{DUTY})	45	-	55	%	從CLK0/CLK0或CLK1/CLK1到任何Qx/Qx
輸出偏斜	(t_{SK(O)})	-	30	-	ps	任何Qx/Qx
脈沖偏斜	(t_{SK(P)})	-	-	50	ps	任何Qx/Qx
器件間輸出偏斜	(t_{SK(PP)})	-	-	600	ps	任何Qx/Qx
輸出上升時(shí)間	(t_{r})	-	-	350	ps	任何Qx/Qx，20%至80%，(R{L}=100Ω)，(C{L}=5pF)
輸出下降時(shí)間	(t_{f})	-	-	350	ps	任何Qx/Qx，80%至20%，(R{L}=100Ω)，(C{L}=5pF)
最大輸入頻率	(f_{CLK})	900	1100	-	MHz	從CLK0/CLK0或CLK1/CLK1到任何Qx/Qx

編程邏輯交流特性

參數(shù)	符號(hào)	最小值	典型值	最大值	條件/注釋
CK輸入的最大頻率	(f_{MAX})	100	150	-	-
SI到CK的建立時(shí)間	(t_{SU})	-	-	2	SI在CK從0到1轉(zhuǎn)換前必須保持不變的時(shí)間
CK到SI的保持時(shí)間	(t_{H})	-	-	1.5	SI在CK從0到1轉(zhuǎn)換后必須保持不變的時(shí)間
EN到CK的移除時(shí)間	(t_{REMOVAL})	-	-	1.5	EN到CK的移除時(shí)間
啟動(dòng)時(shí)間	(t_{STARTUP})	-	-	1	通過SI禁用后啟動(dòng)時(shí)間
最小時(shí)鐘脈沖寬度	(t_{W})	3	-	-	-
邏輯輸入高電平	(V_{IH})	2	-	-	(V_{DD}=2.5V)
邏輯輸入低電平	(V_{IL})	-	-	0.8	(V_{DD}=2.5V)
高電平邏輯輸入電流（CK）	(I_{IH})	-5	-	+5	(V{I}=V{DD})
高電平邏輯輸入電流（SI和EN）	-	+10	-	-30	(V{I}=V{DD})
低電平邏輯輸入電流（CK）	(I_{IL})	-10	-	+30	(V_{I}=GND)
低電平邏輯輸入電流（SI和EN）	-	-5	-	+5	(V_{I}=GND)

應(yīng)用場景

時(shí)鐘分配網(wǎng)絡(luò)

ADN4670非常適合用于時(shí)鐘分配網(wǎng)絡(luò)，能夠?qū)⒁粋€(gè)時(shí)鐘信號(hào)精確地分配到多個(gè)負(fù)載，確保各個(gè)部分的時(shí)鐘同步，提高系統(tǒng)的穩(wěn)定性和可靠性。例如，在數(shù)據(jù)中心的服務(wù)器集群中，需要為多個(gè)處理器和芯片提供同步的時(shí)鐘信號(hào)，ADN4670可以滿足這一需求。

編程與配置

編程步驟

使能編程：將EN引腳置為高電平，允許編程操作。
數(shù)據(jù)輸入：在CK引腳的每個(gè)從0到1的轉(zhuǎn)換時(shí)，將SI引腳上的數(shù)據(jù)時(shí)鐘輸入到器件中。數(shù)據(jù)必須在時(shí)鐘轉(zhuǎn)換前的建立時(shí)間（(t{SU})）內(nèi)保持穩(wěn)定，并在轉(zhuǎn)換后的保持時(shí)間（(t{H})）內(nèi)保持不變。
數(shù)據(jù)傳輸：需要11位數(shù)據(jù)進(jìn)行編程，從第0位開始，依次決定輸出Q9/Q9到Q0/Q0的啟用或禁用，第10位選擇輸入時(shí)鐘（0 = CLK0/CLK0，1 = CLK1/CLK1）。然后，需要第12個(gè)時(shí)鐘脈沖將數(shù)據(jù)從移位寄存器傳輸?shù)娇刂萍拇嫫鳌?/li>

控制邏輯真值表

CK	EN	SI	CLKO	CLKO	CLK1	CLK1	Q0 to Q9	Q0 to Q9
L	L	L	L	H	X	X	L	H
L	L	L	H	L	X	X	H	L
L	L	L	Open	Open	X	X	L	H
L	L	H	X	X	L	H	L	H
L	L	H	X	X	H	L	H	L
L	L	H	X	X	Open	Open	L	H

注意事項(xiàng)

絕對最大額定值

使用時(shí)應(yīng)注意器件的絕對最大額定值，如電源電壓范圍（(V{CC})到GND為 -0.3 V至 +2.8 V）、輸入電壓范圍（輸入電壓到GND為 -0.2 V至 ((V{DD}+0.2) ) V）等。超過這些額定值可能會(huì)導(dǎo)致器件永久性損壞。

ESD防護(hù)

ADN4670是靜電放電（ESD）敏感器件，盡管產(chǎn)品具有專利或?qū)Ｓ?a href="http://www.makelele.cn/tags/保護(hù)電路/" target="_blank">保護(hù)電路，但在操作過程中仍需采取適當(dāng)?shù)腅SD防護(hù)措施，以避免性能下降或功能喪失。

輸入終端匹配

為了確保信號(hào)的質(zhì)量，應(yīng)在時(shí)鐘輸入引腳CLK0到CLK0和CLK1到CLK1之間使用100 Ω電阻進(jìn)行終端匹配，并盡量靠近輸入引腳放置。

總結(jié)

ADN4670作為一款高性能的可編程低電壓1:10 LVDS時(shí)鐘驅(qū)動(dòng)器，憑借其低輸出偏斜、靈活的可編程性、高信號(hào)速率等特性，為電子工程師在時(shí)鐘分配網(wǎng)絡(luò)設(shè)計(jì)中提供了一個(gè)優(yōu)秀的解決方案。在實(shí)際應(yīng)用中，工程師需要根據(jù)具體的設(shè)計(jì)需求，合理配置器件的參數(shù)，并注意相關(guān)的使用注意事項(xiàng)，以充分發(fā)揮其性能優(yōu)勢。

你在使用ADN4670的過程中遇到過哪些問題呢？或者對于時(shí)鐘驅(qū)動(dòng)器的設(shè)計(jì)，你有什么獨(dú)特的見解嗎？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)和想法。

聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。舉報(bào)投訴

時(shí)鐘分配

時(shí)鐘分配

+關(guān)注

關(guān)注
0

文章
20

瀏覽量
8243
ADN4670

ADN4670

+關(guān)注

關(guān)注
0

文章
5

瀏覽量
7691

91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲日韩欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

搜索歷史

解析ADN4670：可編程低電壓1:10 LVDS時(shí)鐘驅(qū)動(dòng)器