文章來源：十二芯座

原文作者：Lychee

本文介紹了集成電路的背面供電技術(shù)的原理、類型、優(yōu)勢和挑戰(zhàn)。

隨著晶體管密度逼近極限，傳統(tǒng)前端供電（Front-side Power Delivery）導(dǎo)致的 IR Drop（電壓降）和布線擁擠已成為性能殺手。

BSPDN 通過將電力傳輸網(wǎng)（PDN）從晶圓正面移至背面，實(shí)現(xiàn)了信號與電力的物理分離。本文將基于四種演進(jìn)路徑，解析BSPDN.

背面供電（BSPD），也被稱為背面供電網(wǎng)絡(luò)（BSPDN）或背面供電過孔（BPV）技術(shù)，是一項(xiàng)半導(dǎo)體制造創(chuàng)新。它將芯片的主供電網(wǎng)絡(luò)從晶圓正面（即晶體管和信號互連層所在的一側(cè)）轉(zhuǎn)移到了晶圓的背面。

這種方法能夠?qū)崿F(xiàn)更高效的電力傳輸，減少布線擁塞，并提升性能、能效和可擴(kuò)展性——對于 2nm 及更先進(jìn)的工藝節(jié)點(diǎn)而言，這一點(diǎn)尤為重要。

在傳統(tǒng)的半導(dǎo)體設(shè)計(jì)中，電源軌和信號布線都是在晶體管層上方的正面金屬層中實(shí)現(xiàn)的。隨著特征尺寸不斷縮小以及晶體管密度的增加，這些布線層變得日益擁塞，從而產(chǎn)生了電阻和電容瓶頸。

BSPDN 技術(shù)通過背面過孔（有時(shí)稱為電源過孔）將電力直接從晶圓背面?zhèn)鬏數(shù)娇拷w管層的埋入式電源軌，從而實(shí)現(xiàn)了供電網(wǎng)絡(luò)與信號網(wǎng)絡(luò)的分離。

信號布線依然完全保留在正面，但這釋放了金屬走線資源，縮短了信號路徑，并降低了延遲。

Different Types

背面連接從“間接”到“直接”的四個(gè)階段，這代表了工藝復(fù)雜度的逐步提升和寄生電阻的持續(xù)降低。

1 Power Tap to M0

物理機(jī)制：這是最原始的形式。電力從背面金屬層 (BS_M0) 通過粗大的硅通孔 (TSV) 傳輸?shù)秸骓攲咏饘?，再逐層向下傳遞。

局限性：TSV 占用空間巨大（Micron 級別），嚴(yán)重阻礙了晶體管縮放，且路徑過長，壓降改善有限。

2 Power Via

物理機(jī)制：這是目前 2nm 節(jié)點(diǎn)的主流方案（如 Intel PowerVia）。在晶體管下方埋入電源軌 (BPR)，通過較小的垂直通孔 (PV) 直接與背面金屬連接。

優(yōu)勢：大幅釋放了正面金屬層 (FS M0-M3) 用于信號布線。據(jù) IMEC 數(shù)據(jù)顯示，這種架構(gòu)能帶來 10% 以上的性能增益，主要源于布線擁擠度的降低。

3 Direct BS Contact to S/D

物理機(jī)制：這是更為激進(jìn)的方案，背面通孔不再經(jīng)過 BPR，而是直接接觸 NanoSheet（納米片）晶體管的源極/漏極 (S/D)。

挑戰(zhàn)：這要求極高的晶圓減薄技術(shù)（需減薄至數(shù)百納米以內(nèi)）和精準(zhǔn)的背面套刻（Overlay）精度。

4 Direct BS Contact to Gate

物理機(jī)制：極致的演進(jìn)，背面金屬直接驅(qū)動(dòng)?xùn)艠O (Gate)。

應(yīng)用場景：主要用于特定的邏輯控制或靜態(tài)隨機(jī)存儲(chǔ)器 (SRAM) 單元優(yōu)化，以實(shí)現(xiàn)極致的單元高度壓縮。

關(guān)鍵技術(shù)優(yōu)勢

降低 IR 壓降：電力通過從背面到晶體管的更短、更粗的金屬路徑傳輸，降低了電壓降，從而允許更高且更穩(wěn)定的工作頻率。

釋放正面布線資源：隨著電源線移至背面，正面有更多的布線軌道可用于信號傳輸，從而減少了擁塞和導(dǎo)線長度。

提高能效：供電網(wǎng)絡(luò)（PDN）電阻的降低以及信號線電容的減少，降低了整體功耗（包括靜態(tài)功耗和動(dòng)態(tài)功耗）。

更好的電源完整性：更低的電壓噪聲（電壓暫降）允許減小電壓保護(hù)帶，從而提高性能和可靠性。

增強(qiáng) 3D 集成潛力：在 3D 堆疊和芯粒（Chiplet）系統(tǒng)中，為正面凸塊/微凸塊區(qū)域騰出了空間，可用于高密度的裸片間互連。

挑戰(zhàn)與展望：晶圓減薄與散熱

BSPDN 雖然解決了供電問題，但也帶來了新的工程難題：

晶圓強(qiáng)度：背面加工需要將晶圓減薄到極致，這使得晶圓變得像紙一樣脆弱，極易破碎，對載體晶圓鍵合 (Carrier Wafer Bonding) 工藝要求極高。

熱失控風(fēng)險(xiǎn)：由于背面被大面積金屬層覆蓋，傳統(tǒng)的散熱路徑被改變。因此系統(tǒng)級設(shè)計(jì)必須考慮如何在封裝層中整合更高效的背面冷卻方案。