AD4062：緊湊型低功耗16位SAR ADC的卓越之選

在當(dāng)今對功耗和性能要求日益嚴(yán)苛的電子設(shè)計領(lǐng)域，一款優(yōu)秀的ADC至關(guān)重要。AD4062作為一款緊湊型、低功耗的16位逐次逼近寄存器（SAR）模數(shù)轉(zhuǎn)換器（ADC），憑借其獨特的性能和創(chuàng)新特性，成為眾多應(yīng)用場景的理想選擇。

文件下載：AD4062.pdf

一、AD4062的核心特性

1. 高性能與低功耗的完美平衡

AD4062在性能和功耗之間實現(xiàn)了出色的平衡。它具有±0.5 LSB的最大積分非線性（INL），信噪比（SNR）在 (V_{REF }=3.3 ~V) 時可達(dá)86.1dB，每次轉(zhuǎn)換僅消耗1.35nJ能量。在300kSPS的采樣模式下，功耗僅為405μW；在1MSPS/300kSPS的自主模式下，功耗分別為370μW/112μW，待機(jī)功耗更是低至4.1μW。這種低功耗特性使其非常適合電池供電的應(yīng)用，能夠有效延長設(shè)備的續(xù)航時間。

2. 易于驅(qū)動的設(shè)計

其Easy Drive特性極大地簡化了模擬前端（AFE）的設(shè)計。小采樣電容（3.4pF）最大化了輸入阻抗，減少了對高帶寬、高功耗放大器的依賴。寬輸入共模范圍支持差分和單端信號鏈，降低了數(shù)字主機(jī)的活動和功耗。同時，自主采樣功能結(jié)合窗口比較器和中斷生成，以及支持突發(fā)采樣的平均濾波器，進(jìn)一步提升了系統(tǒng)的效率和靈活性。

3. 豐富的功能特性

• 多模式操作：支持采樣模式、突發(fā)平均模式、監(jiān)測模式、觸發(fā)模式和睡眠模式等多種操作模式，可根據(jù)不同的應(yīng)用需求進(jìn)行靈活選擇。
• I3C接口：采用2線I3C接口，兼容1.8V至3.3V邏輯，支持循環(huán)冗余校驗（CRC），確保數(shù)據(jù)傳輸?shù)目煽啃浴?/li>
• 溫度范圍廣：工作溫度范圍為?40°C至+125°C，能夠適應(yīng)各種惡劣的工作環(huán)境。

二、工作原理剖析

1. 轉(zhuǎn)換操作

AD4062的工作分為采集階段和轉(zhuǎn)換階段。在采集階段，內(nèi)部的跟蹤保持電路連接到每個輸入引腳（IN+和IN?），獨立采集每個引腳的電壓。當(dāng)CONV_READ或CONV_TRIGGER寄存器啟動轉(zhuǎn)換時，進(jìn)入轉(zhuǎn)換階段，跟蹤保持電路對采集到的模擬輸入信號進(jìn)行采樣，SAR ADC核心生成相應(yīng)的16位數(shù)字代碼。

2. 數(shù)字處理特性

• 增益縮放：可對16位ADC結(jié)果應(yīng)用16位無符號數(shù)字增益因子，用于校準(zhǔn)系統(tǒng)增益誤差。通過MONVAL位字段設(shè)置增益縮放因子，可在使用VDD作為 (V{REF}) 源時調(diào)整ADC傳輸函數(shù)。
• 滿量程飽和檢測：當(dāng)采樣的模擬輸入電壓超出輸入范圍限制時，轉(zhuǎn)換結(jié)果會在數(shù)字上飽和。ADC核心和增益縮放塊的輸出都設(shè)有飽和檢測塊，檢測到飽和時會設(shè)置相應(yīng)的標(biāo)志位。
• 塊平均濾波器：具有可編程平均比率（ (N_{AVG}) ）從2到4096的塊平均濾波器，在突發(fā)平均模式下自動啟用，可有效降低噪聲。

3. 內(nèi)部定時器

內(nèi)部定時器用于在突發(fā)平均模式和自主模式下生成ADC采樣時鐘，采樣頻率由TIMER_CONFIG寄存器中的FS_BURST_AUTO位字段設(shè)置，范圍從2MSPS到111SPS。同時，定時器還控制DEV_EN信號延遲，優(yōu)化系統(tǒng)功耗。

4. 比較器操作

AD4062的ADC核心提供12位窗口比較器模式，用于自主閾值檢測和監(jiān)測。在自主模式下，內(nèi)部定時器作為采樣時鐘，比較器對輸入信號進(jìn)行一系列比較，當(dāng)信號進(jìn)入用戶可編程的閾值區(qū)域時，生成警報標(biāo)志和硬件中斷。

三、操作模式詳解

1. 采樣模式

在采樣模式下，轉(zhuǎn)換啟動觸發(fā)單次轉(zhuǎn)換，轉(zhuǎn)換結(jié)束后生成16位結(jié)果，控制器通過I3C總線讀取該結(jié)果。最大采樣率受I3C總線輸出數(shù)據(jù)速率的限制，可通過重復(fù)讀取CONV_READ寄存器來實現(xiàn)最快的輸出數(shù)據(jù)速率。

2. 突發(fā)平均模式

突發(fā)平均模式下，轉(zhuǎn)換啟動觸發(fā)內(nèi)部定時器進(jìn)行一系列轉(zhuǎn)換，平均濾波器對這些轉(zhuǎn)換結(jié)果進(jìn)行累積并生成20位平均結(jié)果?？刂破餍璧却骄Y(jié)果準(zhǔn)備好后再通過I3C總線讀取。

3. 自主模式

自主模式包括監(jiān)測模式和觸發(fā)模式，允許AD4062自主監(jiān)測輸入信號，檢測超出范圍的事件。在這兩種模式下，ADC核心進(jìn)入低功耗比較器模式，功耗較低。

• 監(jiān)測模式：持續(xù)監(jiān)測輸入信號，當(dāng)信號超出閾值時，相應(yīng)的中斷信號會被觸發(fā)，內(nèi)部定時器繼續(xù)生成采樣時鐘，當(dāng)信號回到范圍內(nèi)時，中斷信號會自動清除。
• 觸發(fā)模式：當(dāng)檢測到閾值交叉時，AD4062自動進(jìn)行16位轉(zhuǎn)換，并進(jìn)入采樣模式，同時發(fā)送相應(yīng)的IBI。

4. 睡眠模式

睡眠模式下，AD4062除數(shù)字接口外的所有功能塊都被關(guān)閉，功耗低至430nW，適合長時間閑置的應(yīng)用場景。

四、串行接口與寄存器配置

1. 串行接口

AD4062的數(shù)字接口采用2線I3C接口，主要用于讀寫配置寄存器和讀取ADC結(jié)果。支持常見命令代碼（CCCs）和帶內(nèi)中斷（IBIs），但不支持熱加入機(jī)制和I2C控制器。

2. 動態(tài)尋址

AD4062通過I3C控制器分配的唯一動態(tài)地址（TGT_ADDR）進(jìn)行尋址。設(shè)備復(fù)位后，控制器需發(fā)起動態(tài)地址分配（DAA）程序，為每個目標(biāo)設(shè)備分配唯一的7位動態(tài)地址。

3. 寄存器操作

• 寄存器地址指針（ADDR_PTR）：用于選擇要讀寫的寄存器。
• 寄存器寫入：包括目標(biāo)寫入請求階段、指令階段和數(shù)據(jù)階段。
• 寄存器讀取：包括寫入更新ADDR_PTR、目標(biāo)讀取請求階段和數(shù)據(jù)階段。
• 寄存器訪問CRC：采用CRC-8進(jìn)行錯誤檢查，確保數(shù)據(jù)傳輸?shù)目煽啃浴?/li>

五、應(yīng)用設(shè)計指南

1. 模擬前端設(shè)計

• 寬輸入共模范圍：AD4062的模擬輸入具有寬共模輸入電壓范圍，支持差分和單端信號，能夠有效衰減共模信號。
• 等效模擬輸入模型：模擬輸入可建模為開關(guān)電容負(fù)載，采樣開關(guān)在轉(zhuǎn)換階段斷開和重新連接采樣電容，會導(dǎo)致輸入電流和電壓的瞬態(tài)毛刺。建議在IN+和IN?引腳使用RC反沖濾波器來衰減電壓毛刺。
• 噪聲和失真考慮：AFE電路的噪聲和失真規(guī)格會影響系統(tǒng)的整體性能，總系統(tǒng)噪聲是AFE RMS噪聲和ADC RMS噪聲的均方根和。建議在放大器電路中進(jìn)行額外的噪聲或抗混疊濾波。

2. 參考電路設(shè)計

• 等效REF輸入模型：AD4062需要外部電壓參考來定義輸入范圍，建議使用低噪聲、穩(wěn)定的參考源，并在REF引腳附近放置2.2μF的去耦電容，以確保 (V_{REF}) 電壓的穩(wěn)定。
• 參考噪聲考慮：參考電路的噪聲會影響系統(tǒng)的動態(tài)范圍和SNR，對于大輸入信號，參考噪聲會耦合到轉(zhuǎn)換結(jié)果中。

3. 同步放大器關(guān)閉和ADC采樣

DEV_EN信號可同步放大器的電源開關(guān)和ADC采樣，在采樣前最大化放大器的上電穩(wěn)定時間。設(shè)置t (PWR ON) 延遲大于放大器的開啟時間，以確保放大器輸出在ADC采樣前穩(wěn)定。

4. 高精度參考關(guān)閉

AD4062可選擇VDD作為 (V_{REF}) 源，并通過自動測量VDD和REF輸入電壓的比率，計算數(shù)字校正因子來自動縮放ADC采樣結(jié)果，從而在關(guān)閉外部電壓參考的情況下保持系統(tǒng)精度。

5. VDD功耗

AD4062的ADC核心功耗與采樣率成正比，在較慢的采樣率下，有效功耗更低。不同操作模式下，功耗也有所不同，如在自主模式下功耗更低。

6. 串行接口輸出數(shù)據(jù)速率計算

AD4062的最大輸出數(shù)據(jù)速率受操作條件和串行接口規(guī)格的限制，使用CONV_READ觸發(fā)ADC轉(zhuǎn)換可實現(xiàn)更快的輸出數(shù)據(jù)速率。

7. 布局建議

• 確保PCB層中有實心接地平面，AD4062的GND引腳與接地平面層之間有低阻抗連接。
• 模擬輸入和REF跡線與數(shù)字接口跡線物理分離，避免串?dāng)_。
• 降低電壓參考電路與AD4062 REF引腳之間的阻抗，在REF引腳附近放置低ESR去耦電容。

六、總結(jié)

AD4062以其高性能、低功耗、豐富的功能特性和靈活的操作模式，為電子工程師提供了一個優(yōu)秀的ADC解決方案。無論是在電池供電的數(shù)據(jù)采集、生命體征監(jiān)測，還是生物化學(xué)分析、地質(zhì)地震傳感等領(lǐng)域，AD4062都能發(fā)揮出色的性能。在實際應(yīng)用中，工程師需要根據(jù)具體需求合理選擇操作模式，優(yōu)化電路設(shè)計和布局，以充分發(fā)揮AD4062的優(yōu)勢。你在使用AD4062的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。