AD4852：4通道同步采樣20位250kSPS數(shù)據(jù)采集系統(tǒng)深度剖析

在電子設(shè)計(jì)領(lǐng)域，數(shù)據(jù)采集系統(tǒng)（DAS）扮演著至關(guān)重要的角色，尤其是在需要高精度、高吞吐量和高動(dòng)態(tài)范圍的應(yīng)用中。今天，我們就來深入探討一款功能強(qiáng)大的DAS——AD4852。

文件下載：AD4852.pdf

一、AD4852簡介

AD4852是一款全緩沖、4通道同步采樣、20位、250kSPS的數(shù)據(jù)采集系統(tǒng)，具備差分、寬共模范圍輸入的特性。它采用5V低壓電源和靈活的輸入緩沖電源，搭配精密低漂移的內(nèi)部基準(zhǔn)和基準(zhǔn)緩沖器，使得每個(gè)通道的SoftSpan范圍能夠獨(dú)立配置，以匹配應(yīng)用信號(hào)的擺動(dòng)，從而最大程度減少額外的外部信號(hào)調(diào)理。

二、關(guān)鍵特性

2.1 高精度與高動(dòng)態(tài)范圍

• 20位分辨率：能夠?qū)崿F(xiàn)高精度的數(shù)據(jù)采集，滿足對(duì)數(shù)據(jù)精度要求較高的應(yīng)用場景。
• 無縫高動(dòng)態(tài)范圍（SHDR）技術(shù)：這是AD4852的一大亮點(diǎn)。啟用SHDR后，通道的輸入信號(hào)路徑增益會(huì)在每個(gè)采樣上自動(dòng)優(yōu)化，在不影響線性度的情況下，將每個(gè)采樣的轉(zhuǎn)換器噪聲降至最低。例如，在±40V范圍內(nèi)，啟用SHDR可使單轉(zhuǎn)換動(dòng)態(tài)范圍提高達(dá)15.6dB。
• 出色的AC性能：典型的SNR為97.2dB（±40V范圍），DR為111.4dB（±40V范圍），THD為 - 117dB（±40V范圍），CMRR為120dB，這些參數(shù)保證了在復(fù)雜信號(hào)環(huán)境下的高質(zhì)量數(shù)據(jù)采集。

2.2 靈活的輸入配置

• 16種SoftSpan范圍：每個(gè)通道可獨(dú)立配置為16種SoftSpan范圍之一，涵蓋了從±0.625V到±40V的多種輸入范圍，能適應(yīng)不同的應(yīng)用需求。
• 寬共模輸入范圍：輸入共模范圍為 (V{EE}+3.2V) 到 (V{CC}-3.2V)，且具有120dB的共模抑制比（CMRR），允許輸入信號(hào)在INx+和INx - 上任意擺動(dòng)，增強(qiáng)了系統(tǒng)對(duì)不同信號(hào)的適應(yīng)性。

2.3 低功耗設(shè)計(jì)

• 每通道36mW：在250kSPS的采樣頻率下，每通道功耗僅為36mW，且功耗會(huì)隨吞吐量縮放。此外，還提供了可選的休眠和掉電模式，可在非活動(dòng)期間進(jìn)一步降低功耗。

2.4 數(shù)字處理功能豐富

• 24位過采樣：可選的24位過采樣功能可進(jìn)一步提高SNR和動(dòng)態(tài)范圍，適用于對(duì)噪聲和動(dòng)態(tài)范圍要求較高的應(yīng)用。
• 通道偏移、增益和相位調(diào)整：允許對(duì)每個(gè)通道進(jìn)行獨(dú)立的偏移、增益和相位調(diào)整，以校正系統(tǒng)級(jí)誤差。

2.5 靈活的數(shù)字接口

• SPI寄存器配置總線：支持0.9V到5.25V的SPI寄存器配置總線，方便進(jìn)行設(shè)備配置和狀態(tài)監(jiān)測。
• LVDS和CMOS轉(zhuǎn)換數(shù)據(jù)輸出：通過LVDS/CMOS引腳可選擇LVDS或CMOS轉(zhuǎn)換數(shù)據(jù)輸出模式，在CMOS模式下可使用1到4條數(shù)據(jù)線輸出，優(yōu)化總線寬度和吞吐量。

三、工作原理

3.1 轉(zhuǎn)換操作

AD4852的工作分為采集和轉(zhuǎn)換兩個(gè)階段。在采集階段，每個(gè)通道的采樣保持電路中的采樣電容連接到各自的模擬輸入緩沖器，跟蹤差分輸入電壓 ((V{INx+}-V{INx-}))。當(dāng)CNV引腳出現(xiàn)上升沿時(shí)，所有采樣保持電路從跟蹤模式轉(zhuǎn)換到保持模式，同時(shí)對(duì)所有通道的輸入信號(hào)進(jìn)行采樣并啟動(dòng)轉(zhuǎn)換。在轉(zhuǎn)換階段，每個(gè)通道的采樣電容連接到一個(gè)20位的電荷再分配電容數(shù)模轉(zhuǎn)換器（CDAC），通過逐次逼近算法將采樣的輸入電壓與通道SoftSpan滿量程范圍的二進(jìn)制加權(quán)分?jǐn)?shù)進(jìn)行比較，最終輸出近似的數(shù)字代碼。

3.2 傳輸函數(shù)

AD4852將每個(gè)通道的滿量程電壓范圍數(shù)字化為 (2^{20}) 個(gè)離散電平。每個(gè)通道的SoftSpan配置決定了其差分輸入電壓范圍、LSB大小和轉(zhuǎn)換結(jié)果的二進(jìn)制格式。對(duì)于雙極性SoftSpan范圍，轉(zhuǎn)換結(jié)果以二進(jìn)制補(bǔ)碼格式輸出；對(duì)于單極性SoftSpan范圍，則以直二進(jìn)制格式輸出。

3.3 SoftSpan配置

每個(gè)通道可以獨(dú)立配置為16種SoftSpan范圍之一，默認(rèn)范圍為SoftSpan 15（±40V雙極性輸入跨度）。通過向相應(yīng)的寄存器寫入4位SoftSpan代碼，即可配置通道的不同范圍。

3.4 無縫高動(dòng)態(tài)范圍（SHDR）

SHDR是一種專有技術(shù)，它能在每個(gè)采樣上提供盡可能低的輸入?yún)⒖嫁D(zhuǎn)換噪聲。禁用SHDR時(shí)，每個(gè)通道的SoftSpan范圍會(huì)自動(dòng)定義一個(gè)固定的轉(zhuǎn)換器模擬信號(hào)增益，應(yīng)用于該通道的每個(gè)采樣。啟用SHDR后，轉(zhuǎn)換器會(huì)根據(jù)每個(gè)采樣的差分電壓動(dòng)態(tài)調(diào)整模擬信號(hào)增益，對(duì)于接近所選SoftSpan范圍最大值的差分電壓，增益與禁用SHDR時(shí)相同；對(duì)于幅值較低的采樣，轉(zhuǎn)換器會(huì)自動(dòng)增加增益，從而降低這些采樣的輸入?yún)⒖嫁D(zhuǎn)換噪聲，提高動(dòng)態(tài)范圍。

3.5 數(shù)字處理特性

• 過采樣模式：默認(rèn)情況下，AD4852工作在非過采樣模式。啟用過采樣模式后，AD4852會(huì)計(jì)算每個(gè)通道多個(gè)轉(zhuǎn)換結(jié)果的數(shù)字平均值，所有通道共享一個(gè)共同的過采樣比，只有每個(gè)通道的平均結(jié)果可供讀取。過采樣模式有助于降低噪聲和提高每個(gè)輸出數(shù)據(jù)字的動(dòng)態(tài)范圍。
• 數(shù)字偏移校正：每個(gè)通道可以獨(dú)立編程，為每個(gè)轉(zhuǎn)換結(jié)果添加一個(gè)20位的有符號(hào)數(shù)字偏移校正值，用于校正DAS模擬輸入上游的固定偏移誤差。
• 數(shù)字增益校正：每個(gè)通道可以獨(dú)立編程，對(duì)每個(gè)轉(zhuǎn)換結(jié)果應(yīng)用一個(gè)數(shù)字增益校正因子，以校正DAS模擬輸入上游的固定增益誤差。
• 數(shù)字相位校正：在過采樣模式下，每個(gè)通道可以獨(dú)立編程，對(duì)過采樣的數(shù)字平均值應(yīng)用一個(gè)數(shù)字相位校正項(xiàng)，以補(bǔ)償DAS模擬輸入上游的相位誤差。
• 通道過范圍和欠范圍限制：每個(gè)通道的每個(gè)轉(zhuǎn)換結(jié)果都會(huì)與20位有符號(hào)的過范圍和欠范圍限制進(jìn)行比較。如果檢測到任何超出范圍的轉(zhuǎn)換結(jié)果，相應(yīng)的標(biāo)志位會(huì)在CH_OR_STATUS寄存器或CH_UR_STATUS寄存器中設(shè)置。

四、應(yīng)用信息

4.1 緩沖模擬輸入

AD4852的每個(gè)通道能夠在寬共模輸入范圍內(nèi)同時(shí)采樣其模擬輸入引腳之間的電壓差，高CMRR可衰減兩個(gè)輸入共有的不需要的信號(hào)。寬共模輸入范圍和高CMRR使得INx+和INx - 模擬輸入能夠以任意關(guān)系擺動(dòng)，只要每個(gè)引腳保持在 ((V{EE}+3.2V)) 和 ((V{CC}-3.2V)) 之間。此外，緩沖器 (V{CC}) 和 (V{EE}) 電源的寬工作范圍提供了進(jìn)一步的輸入共模靈活性，可根據(jù)具體應(yīng)用需求調(diào)整絕對(duì)輸入范圍。

4.2 模擬輸入驅(qū)動(dòng)電路

AD4852的緩沖輸入級(jí)對(duì)采樣過程具有高度的瞬態(tài)隔離能力。大多數(shù)阻抗小于10kΩ的傳感器、信號(hào)調(diào)理放大器和濾波器網(wǎng)絡(luò)可以直接驅(qū)動(dòng)4pF的模擬輸入電容。對(duì)于更高阻抗和慢穩(wěn)定電路，可在模擬輸入引腳和GND引腳之間添加一個(gè)680pF的電容，以保持AD4852的全直流精度。

4.3 模擬輸入過驅(qū)動(dòng)容限

在任何通道上，將模擬輸入驅(qū)動(dòng)到大于 (V{CC}) 電源的電流高達(dá)10mA時(shí)，不會(huì)影響其他通道的轉(zhuǎn)換結(jié)果。但將模擬輸入驅(qū)動(dòng)到小于 (V{EE}) 電源可能會(huì)破壞其他通道的轉(zhuǎn)換結(jié)果。在 ((V{CC}-V{EE})>44V) 的應(yīng)用中，建議在每個(gè)INx+和INx - 引腳串聯(lián)一個(gè)外部電阻（如100Ω到1000Ω），以限制故障條件下的閂鎖電流。

4.4 模擬輸入濾波

AD4852的真正高阻抗模擬輸入可以適應(yīng)各種無源或有源信號(hào)調(diào)理濾波器。緩沖的DAS輸入具有11MHz的模擬帶寬，對(duì)外部濾波器沒有特定的帶寬要求，因此外部輸入濾波器可以獨(dú)立于DAS進(jìn)行優(yōu)化，以減少信號(hào)鏈噪聲和干擾。常見的濾波器配置是簡單的抗混疊和降噪RC濾波器，其極點(diǎn)位于采樣頻率的一半。

4.5 DAS參考

AD4852支持三種參考配置：內(nèi)部帶隙基準(zhǔn)和基準(zhǔn)緩沖器、外部基準(zhǔn)和內(nèi)部基準(zhǔn)緩沖器、外部基準(zhǔn)和外部基準(zhǔn)緩沖器。大多數(shù)應(yīng)用采用內(nèi)部帶隙基準(zhǔn)和基準(zhǔn)緩沖器，這是AD4852的默認(rèn)配置。對(duì)于需要更好初始精度和/或更低基準(zhǔn)溫度漂移的應(yīng)用，可以禁用內(nèi)部帶隙基準(zhǔn)，用外部基準(zhǔn)驅(qū)動(dòng)REFIO引腳。在極少數(shù)情況下，也可以禁用內(nèi)部帶隙基準(zhǔn)和內(nèi)部基準(zhǔn)緩沖器，用外部基準(zhǔn)驅(qū)動(dòng)REFBUF引腳。

4.6 電源考慮

AD4852需要五個(gè)電源：(V{CC}) 和 (V{EE})（正負(fù)模擬輸入緩沖電源）、(V{DD})（5V核心電源）、(V{DDH})（或 (V{DDL})）（1.8V LDO或1.8V核心電源）、(V{IO})（數(shù)字輸入和輸出電源）。所有五個(gè)電源都有內(nèi)部旁路電容，不需要額外的外部旁路。電源沒有特定的排序要求，但需要注意遵守絕對(duì)最大額定值中描述的最大電壓關(guān)系。

4.7 定時(shí)和控制

AD4852的采樣和轉(zhuǎn)換由CNV引腳控制。CNV引腳的上升沿將所有通道的采樣保持電路從跟蹤模式轉(zhuǎn)換到保持模式，同時(shí)對(duì)所有通道的輸入信號(hào)進(jìn)行采樣并啟動(dòng)轉(zhuǎn)換。轉(zhuǎn)換開始后，除非重置DAS，否則無法提前終止。為了獲得最佳性能，應(yīng)使用干凈、低抖動(dòng)的信號(hào)驅(qū)動(dòng)CNV引腳，并避免在CNV引腳上升沿之前的數(shù)據(jù)輸入和輸出線上發(fā)生轉(zhuǎn)換。轉(zhuǎn)換器狀態(tài)由BUSY輸出指示，BUSY在每次轉(zhuǎn)換開始時(shí)從低電平變?yōu)楦唠娖?，直到轉(zhuǎn)換完成后再變?yōu)榈碗娖健?/p>

4.8 休眠模式和掉電模式

• 休眠模式：在轉(zhuǎn)換完成后，AD4852可以進(jìn)入休眠模式，以降低轉(zhuǎn)換之間的功耗。在這種模式下，部分設(shè)備電路會(huì)關(guān)閉，包括與采樣模擬輸入信號(hào)相關(guān)的電路。通過在轉(zhuǎn)換之間保持CNV引腳高電平來啟用休眠模式。
• 掉電模式：當(dāng)PD引腳置高，或設(shè)備配置寄存器中的PWRMODE位（Bits[1:0]）設(shè)置為0x3時(shí)，AD4852進(jìn)入掉電模式，后續(xù)的轉(zhuǎn)換請(qǐng)求將被忽略。在掉電模式下，AD4852僅消耗少量的待機(jī)電流，典型功耗為1.3mW。要退出掉電模式，需將PD引腳置低，并在啟動(dòng)轉(zhuǎn)換前等待至少 (t{WAKE,MAX}=1ms)。

4.9 通道睡眠

AD4852的每個(gè)通道可以獨(dú)立進(jìn)入睡眠模式，以降低功耗。啟用睡眠模式后，通道的輸入緩沖器和ADC將進(jìn)入低功耗待機(jī)狀態(tài)，轉(zhuǎn)換請(qǐng)求將被忽略。默認(rèn)情況下，所有通道的睡眠模式均禁用。

4.10 復(fù)位定時(shí)

AD4852可以在不循環(huán)電源的情況下執(zhí)行全局復(fù)位，這在從需要將整個(gè)系統(tǒng)重置到已知同步狀態(tài)的系統(tǒng)級(jí)事件中恢復(fù)時(shí)非常有用?？梢酝ㄟ^在沒有中間轉(zhuǎn)換的情況下將PD引腳置高兩次，或者使用設(shè)備配置寄存器中的PWR_MODE位（Bits[1:0]）進(jìn)入、退出并重新進(jìn)入掉電模式來觸發(fā)全局復(fù)位。

五、數(shù)字接口

5.1 CMOS轉(zhuǎn)換數(shù)據(jù)輸出模式

在CMOS轉(zhuǎn)換數(shù)據(jù)輸出模式下，串行CMOS轉(zhuǎn)換數(shù)據(jù)輸出總線由一個(gè)串行時(shí)鐘輸入（SCKI）、一個(gè)串行時(shí)鐘輸出（SCKO）和四個(gè)串行數(shù)據(jù)輸出通道（SDO0到SDO3）組成。通信在預(yù)定義的數(shù)據(jù)事務(wù)窗口內(nèi)進(jìn)行，設(shè)備在窗口內(nèi)輸出用戶可配置的數(shù)據(jù)包，包含轉(zhuǎn)換或過采樣結(jié)果、可選的通道配置和設(shè)備狀態(tài)信息。數(shù)據(jù)包大小可在20位、24位和32位之間選擇。

5.2 LVDS轉(zhuǎn)換數(shù)據(jù)輸出模式

在LVDS轉(zhuǎn)換數(shù)據(jù)輸出模式下，信息通過正負(fù)極性信號(hào)對(duì)以差分編碼的方式傳輸，這些信號(hào)通常使用具有100Ω特性阻抗的差分傳輸線進(jìn)行路由。串行LVDS轉(zhuǎn)換數(shù)據(jù)輸出總線由差分串行時(shí)鐘輸入對(duì)（SCKI+和SCKI - ）、差分串行時(shí)鐘輸出對(duì)（SCKO+和SCKO - ）和差分串行數(shù)據(jù)輸出對(duì)（SDO+和SDO - ）組成。通信同樣在預(yù)定義的數(shù)據(jù)事務(wù)窗口內(nèi)進(jìn)行，數(shù)據(jù)包格式和大小與CMOS模式類似。

5.3 數(shù)據(jù)包格式

AD4852提供三種用戶可選擇的數(shù)據(jù)包大?。?0位、24位和32位。數(shù)據(jù)包數(shù)據(jù)格式取決于數(shù)據(jù)包大小、過采樣模式和測試模式配置。在非過采樣模式下，通道數(shù)據(jù)包包含20位轉(zhuǎn)換結(jié)果，狀態(tài)數(shù)據(jù)包包含設(shè)備狀態(tài)信息和16位CRC校驗(yàn)碼。在過采樣模式下，通道數(shù)據(jù)包包含20位或24位平均轉(zhuǎn)換結(jié)果。在測試模式下，通道數(shù)據(jù)包由CHx_TESTPAT寄存器中的數(shù)據(jù)定義。

5.4 SPI寄存器配置總線

SPI寄存器配置總線允許數(shù)字主機(jī)對(duì)AD4852的內(nèi)存映射寄存器進(jìn)行讀寫操作。該總線獨(dú)立于CMOS或LVDS轉(zhuǎn)換數(shù)據(jù)輸出總線。上電或全局復(fù)位后，SPI寄存器配置總線默認(rèn)工作在3線模式，可通過設(shè)置SPI配置A寄存器中的CSDO_EN位為1來啟用4線模式。SPI幀由CS下降沿開始，接著是16位的指令階段和可變長度的數(shù)據(jù)階段，最后以CS上升沿結(jié)束。

六、寄存器總結(jié)

AD4852具有可編程的用戶寄存器，用于配置設(shè)備和監(jiān)測其狀態(tài)。這些寄存器可以通過SPI寄存器配置總線進(jìn)行訪問。寄存器包括SPI配置寄存器、設(shè)備配置寄存器、通道配置寄存器等，每個(gè)寄存器都有特定的功能和位定義。

七、應(yīng)用領(lǐng)域

AD4852的高性能和靈活性使其適用于多種應(yīng)用領(lǐng)域，包括自動(dòng)測試設(shè)備、航空航天、儀器儀表和控制系統(tǒng)、半導(dǎo)體制造、測試和測量等。在這些應(yīng)用中，AD4852能夠提供高精度、高吞吐量的數(shù)據(jù)采集，滿足復(fù)雜信號(hào)處理的需求。

八、總結(jié)

AD4852作為一款功能強(qiáng)大的數(shù)據(jù)采集系統(tǒng)，具有高精度、高動(dòng)態(tài)范圍、靈活的輸入配置、低功耗和豐富的數(shù)字處理功能等優(yōu)點(diǎn)。其獨(dú)特的SHDR技術(shù)和多種工作模式使其能夠適應(yīng)不同的應(yīng)用場景，為電子工程師在設(shè)計(jì)高性能數(shù)據(jù)采集系統(tǒng)時(shí)提供了一個(gè)優(yōu)秀的選擇。在使用AD4852時(shí)，需要根據(jù)具體應(yīng)用需求合理配置其參數(shù)和工作模式，以充分發(fā)揮其性能優(yōu)勢(shì)。同時(shí)，在PCB設(shè)計(jì)和電源管理等方面也需要注意相關(guān)的要求和建議，以確保系統(tǒng)的穩(wěn)定性和可靠性。

你是否在實(shí)際項(xiàng)目中使用過類似的數(shù)據(jù)采集系統(tǒng)？在使用過程中遇到過哪些問題？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。