一、原理圖設(shè)計(jì)

由于ZYNQ-PS端的BANK502基本就是為DDR設(shè)計(jì)的，所以原理圖設(shè)計(jì)非常簡(jiǎn)單：幾乎就是PIN TO PIN連接。

二、引腳IO意義

在ZYNQ-PS中，DDR的各個(gè)引腳都承擔(dān)著不同的功能，它們?cè)趦?nèi)存的工作中起著至關(guān)重要的作用。

DDR3_Ax（地址線(xiàn)）：

這些引腳用于傳輸內(nèi)存的地址信息。x代表不同的地址線(xiàn)，通常有A0、A1等，表示DDR內(nèi)存的行、列地址。

DDR3_Dx（數(shù)據(jù)線(xiàn)）：

Dx 是數(shù)據(jù)總線(xiàn)，用于在內(nèi)存和控制器之間傳輸數(shù)據(jù)。它們負(fù)責(zé)雙向數(shù)據(jù)傳輸，數(shù)據(jù)總線(xiàn)的寬度決定了DDR的帶寬。

DDR3_DQSx（數(shù)據(jù)選通信號(hào)）：

DQS（Data Strobe）信號(hào)用于同步數(shù)據(jù)傳輸。每個(gè)數(shù)據(jù)通道都會(huì)有一個(gè)DQS信號(hào)，與數(shù)據(jù)線(xiàn)（Dx）一起傳輸，用來(lái)標(biāo)識(shí)數(shù)據(jù)傳輸?shù)臅r(shí)序。

DDR3_DMx（數(shù)據(jù)掩碼）：

DQM（Data Mask）信號(hào)用于在讀取或?qū)懭氩僮鲿r(shí)選擇性地屏蔽（忽略）數(shù)據(jù)線(xiàn)的某些位。例如，在寫(xiě)操作中，可以使用DQM來(lái)忽略數(shù)據(jù)總線(xiàn)上的某些位。

DDR3_BAx（銀行地址線(xiàn)）：

這些引腳用于選擇DDR內(nèi)存的不同銀行。DDR內(nèi)存通常分為多個(gè)銀行（如Bank0、Bank1等），通過(guò)BA線(xiàn)來(lái)選擇訪(fǎng)問(wèn)的具體銀行。

DDR3_CLK（時(shí)鐘信號(hào)）：

這是DDR內(nèi)存的時(shí)鐘信號(hào)，通常有正反兩個(gè)時(shí)鐘（CLK、CLK_N）。時(shí)鐘信號(hào)用于同步數(shù)據(jù)的讀取和寫(xiě)入。它是DDR內(nèi)存系統(tǒng)中非常重要的時(shí)序信號(hào)。

DDR3_CS（片選信號(hào)）：

片選信號(hào)用于激活或禁用特定的DDR內(nèi)存模塊。通常情況下，只有當(dāng)片選信號(hào)為有效時(shí)，內(nèi)存才能進(jìn)行讀寫(xiě)操作。

DDR3_WE（寫(xiě)使能信號(hào)）：

寫(xiě)使能信號(hào)表示內(nèi)存控制器是否允許對(duì)內(nèi)存進(jìn)行寫(xiě)操作。當(dāng)WE為低電平時(shí)，內(nèi)存處于寫(xiě)模式。

DDR3_CAS（列地址選通信號(hào)）：

CAS（Column Address Strobe）信號(hào)用于指示列地址的有效性。它與RAS（行地址選通信號(hào)）一起配合工作，選擇訪(fǎng)問(wèn)的內(nèi)存單元。

DDR3_RAS（行地址選通信號(hào)）：

RAS（Row Address Strobe）信號(hào)與CAS信號(hào)一起工作，用于指示行地址的有效性。RAS和CAS共同作用來(lái)選擇內(nèi)存中的特定單元。

DDR3_CKE（時(shí)鐘使能信號(hào)）：

CKE（Clock Enable）信號(hào)用于啟用或禁用內(nèi)存的時(shí)鐘。當(dāng)該信號(hào)為低電平時(shí)，內(nèi)存會(huì)進(jìn)入低功耗模式，并停止接受時(shí)鐘信號(hào)。

DDR3_ODT（終端電阻信號(hào)）：

ODT（On-Die Termination）信號(hào)控制內(nèi)存模塊的終端電阻。它有助于減少信號(hào)反射，提高信號(hào)的完整性，尤其是在高速傳輸時(shí)非常重要。

DDR3_RESET（復(fù)位信號(hào)）：

該信號(hào)用于復(fù)位DDR內(nèi)存。當(dāng)系統(tǒng)啟動(dòng)時(shí)，復(fù)位信號(hào)用于確保內(nèi)存處于一個(gè)已知狀態(tài)。

這些信號(hào)共同工作，確保DDR內(nèi)存的正確初始化、數(shù)據(jù)傳輸、時(shí)序同步等操作。了解它們的作用對(duì)于調(diào)試和優(yōu)化DDR設(shè)計(jì)至關(guān)重要。

VRP和VRN參考電阻選擇

在IO內(nèi)部增加串行匹配電阻或者并聯(lián)匹配電阻（上拉和下拉），阻值參考外部連接在VRP和VRN的參考電阻阻值R（不用內(nèi)部的，以彌補(bǔ)制程差異和溫度變化帶來(lái)的阻值變化）。

注意VRP要連接一個(gè)參考電阻Rref到GND，VRN連接一個(gè)參考電阻Rref到VCCO。

7系的VPN/VRN上的電阻值選擇是以前系列的2倍。例如為了50Ω的并聯(lián)匹配，6系列的FPGA外部參考電阻是50Ω，7系列FPGA是100Ω。只要使能了DCI功能，VRP和VRN就不能當(dāng)做普通IO使用。

三、多片連接

1、全獨(dú)立

在多片DDR的設(shè)計(jì)中，某些引腳可以共用，而有些則需要獨(dú)立連接到不同的內(nèi)存模塊。以下是一些常見(jiàn)的信號(hào)，如何在多個(gè)DDR模塊之間共享或獨(dú)立連接的解釋?zhuān)?/p>

可以共享的信號(hào)：

時(shí)鐘信號(hào)（DDR3_CLK 和 DDR3_CLK_N）：

時(shí)鐘信號(hào)通常是全局共享的。所有連接的DDR模塊都可以共享這兩個(gè)時(shí)鐘信號(hào)（CLK 和 CLK_N），以確保所有內(nèi)存模塊在同一個(gè)時(shí)鐘周期下工作。

片選信號(hào)（CS）：

如果你有多個(gè)DDR模塊，片選信號(hào)（CS）可以獨(dú)立連接到每個(gè)DDR模塊。每個(gè)DDR模塊都會(huì)有自己的片選信號(hào)，因此只有特定的DDR模塊會(huì)被選中工作，其他模塊處于禁用狀態(tài)。

復(fù)位信號(hào)（RESET）：

復(fù)位信號(hào)通常是共享的，所有DDR模塊可以在同一時(shí)間進(jìn)行復(fù)位。你可以通過(guò)一個(gè)全局復(fù)位信號(hào)來(lái)重置所有DDR模塊。

DQS和DQS#（數(shù)據(jù)選通信號(hào)）：

如果多個(gè)DDR模塊的DQS（數(shù)據(jù)選通信號(hào)）是被分別標(biāo)識(shí)為DQS0、DQS1等，那么這些信號(hào)可以是共享的（但實(shí)際上每個(gè)模塊會(huì)有自己的DQS信號(hào)，只是它們?cè)谶壿嬌鲜峭降模Ｒ虼?，?shù)據(jù)選通和同步信號(hào)一般會(huì)有一個(gè)共享的時(shí)鐘。

需要獨(dú)立連接的信號(hào)：

地址信號(hào)（A[15:0]）：

每個(gè)DDR模塊需要獨(dú)立的地址線(xiàn)組，來(lái)訪(fǎng)問(wèn)其特定的內(nèi)存區(qū)域。地址信號(hào)（如 A[0] - A[15]）在多個(gè)內(nèi)存模塊之間不能共享，否則會(huì)導(dǎo)致訪(fǎng)問(wèn)沖突。每個(gè)DDR模塊都會(huì)有一組獨(dú)立的地址線(xiàn)。

數(shù)據(jù)總線(xiàn)（DQ[15:0] 或 DQ[31:0]）：

數(shù)據(jù)線(xiàn)通常是獨(dú)立的。每個(gè)DDR模塊都會(huì)有自己的數(shù)據(jù)總線(xiàn)（DQ線(xiàn)）。這些數(shù)據(jù)線(xiàn)需要與每個(gè)模塊的內(nèi)存區(qū)域獨(dú)立連接。

數(shù)據(jù)掩碼信號(hào)（DM）：

每個(gè)DDR模塊需要獨(dú)立的DM信號(hào)，用于數(shù)據(jù)寫(xiě)入時(shí)的掩碼控制。不同的模塊會(huì)有不同的掩碼信號(hào)，因此不能共享。

銀行地址信號(hào)（BA）：

每個(gè)DDR模塊的銀行地址（BA）信號(hào)是獨(dú)立的，通常需要獨(dú)立連接到每個(gè)內(nèi)存模塊，因?yàn)槊總€(gè)模塊有自己的多個(gè)銀行（如Bank0, Bank1等）。

RAS、CAS 和 WE（行地址選通信號(hào)、列地址選通信號(hào)、寫(xiě)使能信號(hào)）：

這些信號(hào)也需要獨(dú)立連接到每個(gè)內(nèi)存模塊。由于每個(gè)DDR模塊需要不同的行地址和列地址，必須單獨(dú)連接這些信號(hào)。

ODT（終端電阻信號(hào)）：

對(duì)于每個(gè)DDR模塊，ODT信號(hào)通常也是獨(dú)立的，用來(lái)控制每個(gè)模塊的終端電阻。

總結(jié)：

共享信號(hào)：時(shí)鐘信號(hào)、復(fù)位信號(hào)、片選信號(hào)、DQS信號(hào)（按情況而定）。

獨(dú)立信號(hào)：地址信號(hào)、數(shù)據(jù)總線(xiàn)、數(shù)據(jù)掩碼信號(hào)、銀行地址信號(hào)、RAS、CAS、WE、ODT等。

在設(shè)計(jì)多個(gè)DDR模塊的電路時(shí)，重要的是保證每個(gè)模塊的獨(dú)立性，避免地址和數(shù)據(jù)總線(xiàn)上的信號(hào)沖突，同時(shí)確保時(shí)鐘信號(hào)等共享信號(hào)的同步性。為確保系統(tǒng)穩(wěn)定，通常會(huì)使用獨(dú)立的片選信號(hào)來(lái)激活和選擇特定的DDR模塊，這樣可以通過(guò)控制不同的片選信號(hào)來(lái)選擇訪(fǎng)問(wèn)哪個(gè)內(nèi)存模塊。

2、共用地址線(xiàn)

可以共用地址信號(hào)，但必須獨(dú)立DQS，DM，D數(shù)據(jù)。共用地址，從而拓高數(shù)據(jù)位寬，從而實(shí)現(xiàn)A0~A14以及D0~D31的DDR驅(qū)動(dòng)。

四、供電設(shè)計(jì)

在DDR內(nèi)存設(shè)計(jì)中，除了你提到的VDD、VDDQ、DDR_VTT和DDR_VREF，DDR還有一些其他重要的電源相關(guān)信號(hào)。每個(gè)電源信號(hào)的設(shè)計(jì)和使用都需要遵循特定的規(guī)范，以保證系統(tǒng)的穩(wěn)定性和性能。以下是常見(jiàn)的DDR電源信號(hào)及其注意事項(xiàng)：

1.VDD（主供電電壓）

作用：VDD是整個(gè)DDR內(nèi)存芯片的核心電源，負(fù)責(zé)為內(nèi)存的邏輯電路提供電力。

電壓：對(duì)于DDR3和DDR4內(nèi)存，VDD通常為1.5V（DDR3）或1.2V（DDR4）。確保電壓穩(wěn)定并在推薦范圍內(nèi)。

注意事項(xiàng)：

確保VDD穩(wěn)定，不要超出內(nèi)存的額定電壓范圍。

對(duì)于高性能DDR（如DDR4或LPDDR4），VDD電壓可能更低，因此需要確保電源設(shè)計(jì)符合特定的低壓要求。

2.VDDQ（I/O供電電壓）

作用：VDDQ是用于DDR內(nèi)存I/O端口的電源，包括數(shù)據(jù)總線(xiàn)和控制信號(hào)線(xiàn)等。

電壓：通常與VDD電壓相關(guān)。DDR3的VDDQ為1.5V，DDR4為1.2V，但可以通過(guò)系統(tǒng)設(shè)計(jì)選擇VDDQ的不同電壓（如1.8V或1.2V）。

注意事項(xiàng)：

VDDQ的電壓要與主板或者芯片組的I/O電壓兼容。

確保I/O電壓與內(nèi)存的工作電壓一致，否則會(huì)導(dǎo)致數(shù)據(jù)傳輸錯(cuò)誤或內(nèi)存不穩(wěn)定。

與BANK502供電電壓一致，一般為1.5V。

3.DDR_VTT（終端電壓）

作用：DDR_VTT是DDR內(nèi)存的數(shù)據(jù)總線(xiàn)和控制信號(hào)線(xiàn)的參考電壓，也叫做終端電壓。它通常是VDDQ的一半，用于終端電阻的提供，以確保信號(hào)完整性。

電壓：

DDR_VTT通常是VDDQ的一半，舉例來(lái)說(shuō)，如果VDDQ為1.5V，DDR_VTT則為0.75V。

注意事項(xiàng)：

需要通過(guò)電源轉(zhuǎn)換器為DDR_VTT提供穩(wěn)定的電壓。

如果DDR_VTT電壓不穩(wěn)定或錯(cuò)誤，會(huì)導(dǎo)致數(shù)據(jù)傳輸中的反射或噪聲，影響內(nèi)存性能。

上拉地址A、BA、CS、RAS、CAS、WE、ODT、CKE。

4.DDR_VREF（參考電壓）

作用：DDR_VREF是用于控制數(shù)據(jù)位（DQ線(xiàn)）信號(hào)的參考電壓。它定義了信號(hào)的“高”電平和“低”電平的邊界。

電壓：DDR_VREF通常為VDDQ的一個(gè)固定比例，

通常是VDDQ的1/2（例如，對(duì)于VDDQ為1.5V時(shí)，DDR_VREF為0.75V）。

注意事項(xiàng)：

這個(gè)電壓非常重要，用于確保數(shù)據(jù)總線(xiàn)上的信號(hào)準(zhǔn)確地識(shí)別“高”和“低”電平。

如果DDR_VREF電壓不穩(wěn)定或不正確，會(huì)影響到內(nèi)存的數(shù)據(jù)穩(wěn)定性，導(dǎo)致錯(cuò)誤的信號(hào)識(shí)別和數(shù)據(jù)讀取。

總結(jié)和注意事項(xiàng)：

電壓穩(wěn)定性：所有電源電壓需要非常穩(wěn)定，任何波動(dòng)都可能導(dǎo)致內(nèi)存工作不穩(wěn)定或無(wú)法正確初始化。

電源去耦合：應(yīng)為所有關(guān)鍵電源（如VDD、VDDQ、DDR_VTT、DDR_VREF）提供適當(dāng)?shù)娜ヱ詈?a href="http://www.makelele.cn/tags/電容/" target="_blank">電容，通常會(huì)在內(nèi)存引腳附近安置低ESR的電容，以減少電源噪聲。

電源時(shí)序：某些內(nèi)存模塊在啟動(dòng)時(shí)對(duì)電源的時(shí)序有嚴(yán)格要求。確保電源電壓按正確的順序升起，并且在內(nèi)存啟動(dòng)過(guò)程中保持穩(wěn)定。

溫度管理：DDR模塊在高負(fù)載下可能會(huì)產(chǎn)生較大的熱量，因此需要考慮散熱設(shè)計(jì)。過(guò)熱可能會(huì)導(dǎo)致電源不穩(wěn)定，影響內(nèi)存性能。

這些電源信號(hào)共同作用，確保DDR內(nèi)存能夠穩(wěn)定、可靠地工作。在設(shè)計(jì)電源系統(tǒng)時(shí)，要嚴(yán)格遵守內(nèi)存芯片的電源要求，并且在實(shí)際應(yīng)用中做充分的驗(yàn)證和測(cè)試。