WM8782A：高性能24位192kHz立體聲ADC的深度解析

一、引言

在音頻處理領(lǐng)域，一款高性能的模數(shù)轉(zhuǎn)換器（ADC）對(duì)于實(shí)現(xiàn)高質(zhì)量的音頻錄制至關(guān)重要。WM8782A作為一款專(zhuān)為可記錄媒體應(yīng)用設(shè)計(jì)的立體聲ADC，以其卓越的性能和豐富的特性，成為了眾多音頻設(shè)備的理想選擇。本文將對(duì)WM8782A進(jìn)行全面深入的解析，幫助電子工程師更好地了解和應(yīng)用這款產(chǎn)品。

文件下載：WM8782ASEDS/RV.pdf

二、WM8782A概述

2.1 產(chǎn)品描述

WM8782A是一款高性能、低成本的立體聲音頻ADC，適用于可記錄媒體應(yīng)用，如可記錄DVD播放器、個(gè)人視頻錄像機(jī)、機(jī)頂盒、工作室音頻處理設(shè)備以及汽車(chē)音頻系統(tǒng)等。它具備立體聲線路電平輸入，并通過(guò)兩個(gè)控制輸入引腳（FORMAT、IWL）支持三種行業(yè)標(biāo)準(zhǔn)模式的音頻接口操作。芯片前端集成了內(nèi)部運(yùn)算放大器，可處理大于1Vrms的模擬輸入信號(hào)，同時(shí)還配備了高通濾波器，用于去除殘留的直流偏移。

2.2 主要特性

• 高信噪比（SNR）：在48kHz采樣頻率下，A加權(quán)SNR可達(dá)100dB。
• 低總諧波失真（THD）：在-1dB輸入時(shí)，THD低至 -93dB。
• 寬采樣頻率范圍：支持8kHz至192kHz的采樣頻率。
• 多種時(shí)鐘模式：采用從時(shí)鐘模式，系統(tǒng)時(shí)鐘（MCLK）支持128fs、192fs、256fs、384fs、512fs、768fs。
• 豐富的音頻數(shù)據(jù)接口模式：支持16 - 24位I2S、16 - 24位左對(duì)齊、16 - 24位右對(duì)齊模式。
• 寬電源電壓范圍：模擬電源電壓為2.7至5.5V，數(shù)字核心電源電壓為2.7V至3.6V。
• 小巧的封裝：采用20引腳SSOP封裝。
• 可選的加速壽命篩選器件：為產(chǎn)品的可靠性提供了更多保障。

三、引腳配置與功能

3.1 引腳配置

3.2 引腳功能詳解

• 時(shí)鐘引腳：MCLK為主時(shí)鐘輸入，為芯片提供系統(tǒng)時(shí)鐘；BCLK為音頻接口位時(shí)鐘，用于同步音頻數(shù)據(jù)傳輸；LRCLK為音頻接口左右時(shí)鐘，控制左右聲道數(shù)據(jù)的切換。
• 音頻數(shù)據(jù)引腳：DOUT為ADC數(shù)字音頻數(shù)據(jù)輸出引腳，輸出經(jīng)過(guò)處理后的數(shù)字音頻信號(hào)。
• 控制引腳：IWL用于選擇音頻數(shù)據(jù)的字長(zhǎng)，F(xiàn)ORMAT用于選擇音頻數(shù)據(jù)的格式，F(xiàn)SAMPEN用于控制ADC的過(guò)采樣率。
• 電源引腳：AVDD為模擬電源，DVDD為數(shù)字核心電源，AGND和DGND分別為模擬地和數(shù)字地。

四、電氣特性與性能指標(biāo)

4.1 絕對(duì)最大額定值

4.2 推薦工作條件

4.3 電氣性能指標(biāo)

在測(cè)試條件為DVDD = 3.3V，AVDD = 5.0V，TA = +25°C，1kHz信號(hào)，A加權(quán)，fs = 48kHz，MCLK = 256fs，24位音頻數(shù)據(jù)，從模式下，WM8782A的主要電氣性能指標(biāo)如下：

• ADC性能：滿量程輸入信號(hào)電平為1.0Vrms，輸入電阻為10kΩ，輸入電容為20pF。
• 信噪比（SNR）：在48kHz采樣頻率下，A加權(quán)SNR可達(dá)100dB，無(wú)加權(quán)SNR為98dB；在96kHz采樣頻率下，A加權(quán)SNR為98dB。
• 總諧波失真（THD）：在1kHz、-1dB滿量程輸入時(shí)，48kHz采樣頻率下THD為 -93dB，96kHz采樣頻率下THD為 -93dB，192kHz采樣頻率下THD為 -92dB。
• 動(dòng)態(tài)范圍（DNR）：在-60dBFS時(shí)，動(dòng)態(tài)范圍為93 - 100dB。
• 聲道分離度：在1kHz輸入時(shí)，聲道分離度大于90dB。
• 聲道電平匹配：在1kHz信號(hào)下，聲道電平匹配為0.1dB。
• 聲道相位偏差：在1kHz信號(hào)下，聲道相位偏差為0.0001度。
• 電源抑制比（PSRR）：在1kHz、100mVpp的AVDD和DVDD電源干擾下，PSRR為50dB。

五、信號(hào)時(shí)序要求

5.1 系統(tǒng)時(shí)鐘時(shí)序

5.2 音頻接口時(shí)序（從模式）

需要注意的是，LRCLK應(yīng)與MCLK同步，雖然WM8782A的接口對(duì)這些信號(hào)的相位變化或抖動(dòng)具有一定的容忍度，但為了確保最佳性能，仍應(yīng)盡量保證信號(hào)的穩(wěn)定性。

六、內(nèi)部結(jié)構(gòu)與工作原理

6.1 ADC結(jié)構(gòu)

WM8782A采用多比特過(guò)采樣Sigma - Delta ADC。多比特反饋和高過(guò)采樣率的使用，有效降低了抖動(dòng)和高頻噪聲的影響。ADC的滿量程輸入在AVDD = 5.0V時(shí)為1.0Vrms，輸入電壓超過(guò)滿量程可能會(huì)導(dǎo)致ADC過(guò)載和失真。內(nèi)部運(yùn)算放大器和適當(dāng)?shù)碾娮杩捎糜谠谛盘?hào)到達(dá)ADC之前對(duì)大于1Vrms的信號(hào)進(jìn)行衰減。

6.2 數(shù)字濾波器

ADC數(shù)字濾波器包含一個(gè)數(shù)字高通濾波器，用于去除音頻信號(hào)中存在的殘留直流偏移。濾波器的響應(yīng)特性與采樣率相關(guān)，在不同的采樣率下，濾波器的通帶、阻帶、紋波和群延遲等參數(shù)保持相對(duì)穩(wěn)定。

6.3 數(shù)字音頻接口

數(shù)字音頻接口使用三個(gè)引腳：DOUT、LRCLK和BCLK。DOUT為ADC數(shù)據(jù)輸出，LRCLK為ADC數(shù)據(jù)對(duì)齊時(shí)鐘，BCLK為位時(shí)鐘，用于同步。該接口支持三種不同的音頻數(shù)據(jù)格式：左對(duì)齊、右對(duì)齊和I2S。在從模式下，WM8782A根據(jù)接收到的時(shí)鐘信號(hào)輸出數(shù)據(jù)。

七、應(yīng)用信息與外部組件

7.1 推薦外部組件

7.2 應(yīng)用注意事項(xiàng)

在應(yīng)用WM8782A時(shí)，還需要注意以下幾點(diǎn)：

• 電源布局：AGND和DGND應(yīng)盡可能靠近WM8782A連接，以減少噪聲干擾。
• 電容選擇：C2、C4、C7和C9應(yīng)盡可能靠近WM8782A放置，并且應(yīng)選擇低ESR的電容，以確保最佳性能。
• 增益設(shè)置：R2/R3和R5/R6應(yīng)根據(jù)輸入信號(hào)的大小選擇合適的值，以調(diào)整輸入運(yùn)算放大器的增益。

八、總結(jié)

WM8782A作為一款高性能的立體聲ADC，具有高信噪比、低總諧波失真、寬采樣頻率范圍等優(yōu)點(diǎn)，適用于多種音頻應(yīng)用場(chǎng)景。通過(guò)對(duì)其引腳配置、電氣特性、信號(hào)時(shí)序、內(nèi)部結(jié)構(gòu)以及應(yīng)用信息的深入了解，電子工程師可以更好地將其應(yīng)用于實(shí)際設(shè)計(jì)中。在使用過(guò)程中，需要嚴(yán)格遵循推薦的工作條件和外部組件要求，以確保產(chǎn)品的性能和可靠性。你在實(shí)際應(yīng)用中是否遇到過(guò)類(lèi)似ADC的使用問(wèn)題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。