（二）AC性能

• TIA帶寬：不同(T{z})設(shè)置下，TIA帶寬也不同，例如(T{z}=2 kΩ)時為43 MHz。
• LPF帶寬：可通過FSEL選擇100 MHz或1.0 MHz的LPF帶寬。

（三）ADC性能

• ADC內(nèi)部參考電壓：為0.98至1.02 V。
• 分辨率：14位。
• 采樣率：最高可達125 MSPS。

（四）數(shù)字輸出性能

• 邏輯合規(guī)性：符合ANSI-644標準，差分輸出電壓為290至400 mV。
• 輸出編碼：默認采用二進制補碼編碼。

五、工作原理

ADA4355集成了場效應晶體管（FET）和具有三種可切換增益的輸入TIA，增益開關(guān)的設(shè)計旨在最小化導致緩慢建立時間和緩慢過載恢復的誤差源。內(nèi)部過載電流保護允許輸入電流超過滿量程電流，同時仍能提供快速的過載恢復，并且能夠承受高達40 mA的模擬輸入電流而不會損壞TIA。

六、應用信息

（一）電源和電源控制

ADA4355的12 mm × 6 mm CSP_BGA封裝有多個引腳用于支持電源需求，包括12個VCC引腳、一個VEA引腳、一個VED引腳和一個VLD引腳。用戶可以選擇通過片上LDO為ADC供電，也可以使用外部1.8 V電源。

（二）時鐘

為了獲得最佳性能，建議使用差分信號驅(qū)動ADC的采樣時鐘輸入CLKP和CLKN。時鐘輸入可以是CMOS、LVDS、LVPECL或正弦波信號，同時需要考慮時鐘源的抖動。ADA4355還具有輸入時鐘分頻器和占空比穩(wěn)定器（DCS），可提高時鐘的穩(wěn)定性。

（三）控制

通過GSEL1和GSEL0引腳選擇跨阻增益，通過VLDEN引腳啟用或禁用片上LDO，通過FSEL引腳選擇內(nèi)部LPF的帶寬。

（四）數(shù)字輸出和時序

ADA4355支持高速數(shù)字串行輸出，其串行差分輸出為LVDS兼容的數(shù)據(jù)和時鐘通道。默認情況下，輸出符合ANSI-644 LVDS標準，也可以通過SPI編程選擇低功耗、減小信號范圍的選項。

（五）OTDR性能

ADA4355在OTDR應用中表現(xiàn)出色，通過調(diào)整跨阻增益和LPF帶寬，可以實現(xiàn)高動態(tài)范圍和高空間分辨率。例如，在長距離OTDR應用中，使用200 kΩ的跨阻增益和1 MHz的LPF截止頻率可以實現(xiàn)低噪聲水平；在數(shù)據(jù)中心應用中，使用2 kΩ的增益和100 MHz的LPF截止頻率可以提供更高的帶寬。

七、PCB設(shè)計提示

（一）信號完整性

將光電二極管信號源盡可能靠近ADA4355的輸入，以最小化走線長度和相關(guān)的寄生電容。清除輸入走線下方的所有接地層，進一步減少寄生效應。同時，匹配所有LVDS線的長度，以消除潛在的時序問題。

（二）熱設(shè)計

ADA4355使用多個VCC和GND引腳來滿足內(nèi)部電源和接地要求，所有這些引腳都必須連接到具有最低熱阻的PCB銅平面。為了實現(xiàn)最佳的熱性能，這些平面應盡可能多地使用熱過孔，以提供最低的熱阻路徑，使熱量能夠通過PCB底部散發(fā)出去。

（三）表面貼裝設(shè)計

在進行PCB設(shè)計時，可參考表14中的CSP_BGA數(shù)據(jù)，以適應CSP_BGA風格的表面貼裝封裝。

八、SPI配置

ADA4355的SPI接口允許用戶通過結(jié)構(gòu)化的寄存器空間對內(nèi)部ADC進行配置和控制。用戶可以通過SPI端口訪問寄存器，并修改寄存器內(nèi)容。在使用SPI時，需要注意SPI的啟動序列和硬件接口，以確保設(shè)備的正常運行。

九、總結(jié)

ADA4355作為一款高性能的電流輸入μModule，憑借其豐富的特性、靈活的配置選項和廣泛的應用領(lǐng)域，為電子工程師提供了一個強大的工具。在實際設(shè)計中，工程師們可以根據(jù)具體的應用需求，充分發(fā)揮ADA4355的優(yōu)勢，實現(xiàn)高性能的數(shù)據(jù)采集解決方案。你在使用ADA4355的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。