Atmel AT17LVxxxA FPGA配置EEPROM：特性、應(yīng)用與技術(shù)解析

在FPGA（現(xiàn)場可編程門陣列）的應(yīng)用中，配置存儲(chǔ)器是至關(guān)重要的一部分，它負(fù)責(zé)存儲(chǔ)FPGA的配置程序，確保FPGA能夠按照預(yù)期的功能運(yùn)行。Atmel的AT17LVxxxA系列FPGA配置EEPROM就是這樣一款具有高性能和廣泛適用性的產(chǎn)品。今天，我們就來詳細(xì)探討一下這款產(chǎn)品的特性、應(yīng)用以及相關(guān)的技術(shù)細(xì)節(jié)。

文件下載：AT17LV512A-10PU.pdf

一、產(chǎn)品概述

AT17LVxxxA系列包括AT17LV65A、AT17LV128A、AT17LV256A、AT17LV512A、AT17LV010A和AT17LV002A等型號(hào)。其中，AT17LV65A、AT17LV128A和AT17LV256A已不推薦用于新設(shè)計(jì)，被AT17LV512A所取代。該系列產(chǎn)品主要用于存儲(chǔ)Altera? FLEX?和APEX?等FPGA的配置程序，支持3.3V和5V兩種工作電壓，采用2線總線進(jìn)行系統(tǒng)內(nèi)編程（ISP），具有簡單的接口和低功耗等優(yōu)點(diǎn)。

二、產(chǎn)品特性

存儲(chǔ)容量多樣

提供多種存儲(chǔ)容量選擇，包括65,536 x 1-bit、131,072 x 1-bit、262,144 x 1-bit、524,288 x 1-bit、1,048,576 x 1-bit和2,097,152 x 1-bit，能夠滿足不同F(xiàn)PGA的配置需求。

電壓兼容性

支持3.3V和5.0V兩種工作電壓，適用于不同的系統(tǒng)環(huán)境，提高了產(chǎn)品的通用性。

系統(tǒng)內(nèi)編程

通過2線總線實(shí)現(xiàn)系統(tǒng)內(nèi)編程（ISP），方便用戶在不拆卸芯片的情況下對其進(jìn)行編程和配置，提高了開發(fā)效率。

簡單接口

與SRAM FPGAs具有簡單的接口，能夠與多種FPGA設(shè)備兼容，如Altera FLEX、APEX設(shè)備、ORCA? FPGAs、Xilinx? XC3000、XC4000、XC5200、Spartan?、Virtex? FPGAs以及Motorola MPA1000 FPGAs等。

可級(jí)聯(lián)讀取

支持級(jí)聯(lián)讀取功能，可用于支持額外的配置或更高密度的陣列，滿足復(fù)雜系統(tǒng)的需求。

低功耗CMOS EEPROM工藝

采用低功耗CMOS EEPROM工藝，降低了產(chǎn)品的功耗，延長了設(shè)備的使用壽命。

可編程復(fù)位極性

用戶可以通過編程四個(gè)EEPROM字節(jié)來選擇復(fù)位功能的極性，增加了產(chǎn)品的靈活性。

多種封裝形式

提供8-lead PDIP和20-lead PLCC兩種封裝形式，且引腳在產(chǎn)品系列內(nèi)兼容，方便用戶進(jìn)行設(shè)計(jì)和布局。

模擬AT24C串行EEPROM

能夠模擬Atmel AT24C串行EEPROM，方便用戶進(jìn)行替換和升級(jí)。

低功耗待機(jī)模式

當(dāng)nCS被置為高電平時(shí)，產(chǎn)品進(jìn)入低功耗待機(jī)模式，在3.3V電壓下電流消耗小于150μA，進(jìn)一步降低了功耗。

高可靠性

具有100,000次的寫入循環(huán)耐力和90年的數(shù)據(jù)保留時(shí)間（工業(yè)級(jí)部件在85°C下），保證了產(chǎn)品的可靠性和穩(wěn)定性。

環(huán)保封裝

提供綠色（無鉛/無鹵化物/符合RoHS標(biāo)準(zhǔn)）封裝選項(xiàng)，符合環(huán)保要求。

三、引腳配置與描述

AT17LVxxxA系列產(chǎn)品的引腳具有不同的功能，以下是一些主要引腳的描述：

• DATA：配置數(shù)據(jù)輸出引腳，采用三態(tài)輸出，編程時(shí)為開漏雙向引腳。
• DCLK：時(shí)鐘輸出或輸入引腳，上升沿會(huì)使內(nèi)部地址計(jì)數(shù)器遞增，并將下一位數(shù)據(jù)呈現(xiàn)到DATA引腳。
• WP1：寫保護(hù)引腳，用于在編程時(shí)保護(hù)部分存儲(chǔ)器，默認(rèn)情況下由于內(nèi)部下拉電阻而禁用，僅在AT17LV512A/010A/002A上可用。
• RESET/OE：復(fù)位（低電平有效）/輸出使能（高電平有效）引腳，邏輯極性可編程，用戶在編程時(shí)需根據(jù)Altera應(yīng)用將其編程為高電平有效（復(fù)位低電平有效）。
• WP：寫保護(hù)輸入引腳，僅在編程時(shí)（SER_EN低電平）有效，當(dāng)WP為低電平時(shí)，整個(gè)存儲(chǔ)器可寫入；當(dāng)WP為高電平時(shí)，存儲(chǔ)器的最低塊不能寫入，僅在AT17LV65A/128A/256A設(shè)備上可用。
• nCS：芯片選擇輸入引腳，低電平有效，用于控制地址計(jì)數(shù)器和數(shù)據(jù)輸出。
• GND：接地引腳，建議在VCC和GND之間連接一個(gè)0.2μF的去耦電容。
• nCASC：級(jí)聯(lián)選擇輸出引腳，低電平有效，當(dāng)?shù)刂酚?jì)數(shù)器達(dá)到最大值時(shí)輸出低電平，用于級(jí)聯(lián)配置，AT17LV65A（NRND）不具備此功能。
• A2：設(shè)備選擇輸入引腳，用于在編程時(shí)啟用或選擇設(shè)備，具有內(nèi)部下拉電阻。
• READY：開漏復(fù)位狀態(tài)指示引腳，上電復(fù)位期間驅(qū)動(dòng)低電平，上電完成后釋放。
• SER_EN：串行使能引腳，在FPGA加載操作期間必須保持高電平，將其拉低可啟用2線串行編程模式。
• VCC：電源引腳，支持3.3V（±10%）和5.0V（±10%）的電源供應(yīng)。

四、工作模式

FPGA主串行模式

在主模式下，F(xiàn)PGA會(huì)自動(dòng)從外部存儲(chǔ)器加載配置程序。AT17LVxxxA系列產(chǎn)品設(shè)計(jì)為與主串行模式兼容，能夠?yàn)镕PGA提供配置數(shù)據(jù)。

配置控制

FPGA設(shè)備與AT17LVxxxA串行EEPROM之間的連接簡單明了。AT17LVxxxA配置器的DATA輸出驅(qū)動(dòng)FPGA設(shè)備的DIN，主FPGA的DCLK輸出或外部時(shí)鐘源驅(qū)動(dòng)AT17LVxxxA配置器的DCLK輸入，AT17LVxxxA配置器的nCASC輸出驅(qū)動(dòng)級(jí)聯(lián)鏈中下一個(gè)配置器的nCS輸入，SER_EN必須連接到VCC（ISP期間除外）。

級(jí)聯(lián)配置

對于多個(gè)FPGA以菊花鏈方式配置或需要更大配置存儲(chǔ)器的情況，級(jí)聯(lián)配置器可以提供額外的存儲(chǔ)器。當(dāng)?shù)谝粋€(gè)配置器的最后一位數(shù)據(jù)被讀取后，下一個(gè)時(shí)鐘信號(hào)會(huì)使該配置器的nCASC輸出為低電平，并禁用其DATA線驅(qū)動(dòng)器，第二個(gè)配置器會(huì)識(shí)別其nCS輸入的低電平并啟用其DATA輸出。配置完成后，如果每個(gè)配置器的RESET/OE被驅(qū)動(dòng)為低電平，則所有級(jí)聯(lián)配置器的地址計(jì)數(shù)器將被復(fù)位；如果不希望復(fù)位地址計(jì)數(shù)器，則可將RESET/OE輸入連接到高電平。需要注意的是，AT17LV65A（NRND）不具備級(jí)聯(lián)配置功能。

復(fù)位極性編程

AT17LVxxxA配置器允許用戶將RESET/OE引腳的極性編程為RESET/OE或RESET/OE，該功能由行業(yè)標(biāo)準(zhǔn)的編程算法支持。

編程模式

將SER_EN拉低可進(jìn)入編程模式，在該模式下，芯片可通過2線串行總線進(jìn)行編程，編程在VCC電源下進(jìn)行，芯片內(nèi)部會(huì)生成編程超電壓。

待機(jī)模式

當(dāng)nCS被置為高電平時(shí)，AT17LVxxxA進(jìn)入低功耗待機(jī)模式，此時(shí)配置器在3.3V電壓下的電流消耗小于150μA，輸出保持高阻抗?fàn)顟B(tài)，不受RESET/OE輸入狀態(tài)的影響。

五、電氣規(guī)格

絕對最大額定值

需要注意的是，超過絕對最大額定值的應(yīng)力可能會(huì)對設(shè)備造成永久性損壞，這只是一個(gè)應(yīng)力額定值，并不意味著設(shè)備在這些或其他超出工作條件的情況下能夠正常工作。長時(shí)間暴露在絕對最大額定值條件下可能會(huì)影響設(shè)備的可靠性。

工作條件

該系列產(chǎn)品在工業(yè)溫度范圍（-40°C至+85°C）內(nèi)，3.3V電源的工作電壓范圍為3.0V至3.6V，5.0V電源的工作電壓范圍為4.5V至5.5V。

DC特性

不同型號(hào)的產(chǎn)品在不同電源電壓下的DC特性有所不同，包括高電平輸入電壓、低電平輸入電壓、高電平輸出電壓、低電平輸出電壓、電源電流（有源模式和待機(jī)模式）以及輸入或輸出泄漏電流等參數(shù)。

AC特性

AC特性包括OE到數(shù)據(jù)延遲、CE到數(shù)據(jù)延遲、CLK到數(shù)據(jù)延遲、數(shù)據(jù)保持時(shí)間、CE或OE到數(shù)據(jù)浮動(dòng)延遲、CLK低時(shí)間、CLK高時(shí)間、CE設(shè)置時(shí)間、CE保持時(shí)間、OE高時(shí)間以及最大輸入時(shí)鐘頻率等參數(shù)。不同電源電壓和級(jí)聯(lián)情況下的AC特性也有所差異。

熱阻系數(shù)

不同封裝類型的產(chǎn)品具有不同的熱阻系數(shù)，如8P3（塑料雙列直插封裝）和20J（塑料J形引腳芯片載體封裝）。

六、訂購信息

AT17LVxxxA系列產(chǎn)品提供不同的存儲(chǔ)容量和封裝選項(xiàng)，用戶可以根據(jù)自己的需求選擇合適的產(chǎn)品。例如，512-Kbit的AT17LV512A有20J和8P3兩種封裝，1-Mbit的AT17LV010A和2-Mbit的AT17LV002A也有相應(yīng)的封裝選項(xiàng)。需要注意的是，該系列產(chǎn)品不支持JTAG編程，采用2線串行接口進(jìn)行系統(tǒng)內(nèi)編程。

七、總結(jié)

Atmel的AT17LVxxxA系列FPGA配置EEPROM具有多種特性和功能，能夠滿足不同F(xiàn)PGA的配置需求。其支持多種工作電壓、可級(jí)聯(lián)讀取、低功耗等優(yōu)點(diǎn)，使其在FPGA應(yīng)用中具有廣泛的適用性。在設(shè)計(jì)過程中，工程師需要根據(jù)具體的應(yīng)用場景和需求，合理選擇產(chǎn)品的型號(hào)和封裝，并注意引腳配置、工作模式和電氣規(guī)格等方面的要求，以確保系統(tǒng)的穩(wěn)定性和可靠性。你在使用這款產(chǎn)品的過程中遇到過哪些問題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。