AD7654：一款高性能16位雙路同時采樣ADC的深度解析

在電子設(shè)計(jì)領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的關(guān)鍵橋梁。今天，我們就來深入探討一款備受關(guān)注的ADC——AD7654，它由Analog Devices公司推出，是一款低成本、同時采樣、雙通道、16位的電荷再分配逐次逼近型（SAR）ADC。

文件下載：AD7654AST.pdf

1. 產(chǎn)品概述

AD7654采用單5V電源供電，集成了兩個低噪聲、寬帶寬的采樣保持放大器，可實(shí)現(xiàn)同時采樣。它具備高速16位采樣ADC、內(nèi)部轉(zhuǎn)換時鐘、誤差校正電路，以及串行和并行系統(tǒng)接口端口。每個采樣保持器前面都有一個多路復(fù)用器，能提供4通道輸入ADC，通過A0多路復(fù)用器控制輸入，可選擇同時采樣輸入對INA1/INB1（A0 = 低）或INA2/INB2（A0 = 高）。

2. 關(guān)鍵特性

2.1 同時采樣

AD7654擁有兩個采樣保持電路，可同時對4個通道進(jìn)行采樣，這在需要同步采集多個模擬信號的應(yīng)用中非常關(guān)鍵，例如三相電源控制、4通道數(shù)據(jù)采集等。

2.2 高速吞吐量

在正常模式下，其吞吐量可達(dá)500 kSPS；在脈沖模式下，吞吐量為444 kSPS。這種高速性能使得它能夠快速準(zhǔn)確地采集模擬信號，滿足實(shí)時性要求較高的應(yīng)用場景。

2.3 高精度

AD7654具有出色的線性度，最大積分非線性（INL）為±3.5 LSB，且無丟失碼，能夠提供準(zhǔn)確的數(shù)字輸出。同時，它在100 kHz時的信噪比（SNR）典型值為89 dB，總諧波失真（THD）為 -100 dB，保證了信號采集的質(zhì)量。

2.4 單電源供電

單5V電源供電的設(shè)計(jì)簡化了電路設(shè)計(jì)，降低了成本。而且在脈沖模式下，其功耗會隨著吞吐量的降低而減小，非常適合低功耗應(yīng)用。

2.5 靈活的接口

它提供了并行和串行兩種接口，可與3V或5V邏輯兼容，支持SPI?/QSPI?/MICROWIRE?/DSP等通信協(xié)議，方便與各種微處理器或數(shù)字信號處理器進(jìn)行接口。

3. 性能指標(biāo)

3.1 分辨率與精度

AD7654的分辨率為16位，無丟失碼。在直流精度方面，積分線性誤差最大為±3.5 LSB，滿量程誤差漂移為±2 ppm/°C，單極性零誤差漂移為±0.8 ppm/°C。在交流精度方面，SNR在20 kHz時為88 - 90 dB，100 kHz時為89 dB；THD在100 kHz時為 -100 dB。

3.2 采樣動態(tài)特性

孔徑延遲為2 ns，孔徑延遲匹配為30 ps，孔徑抖動為5 ps rms，全量程階躍響應(yīng)時間為250 ns，這些特性保證了采樣的準(zhǔn)確性和穩(wěn)定性。

3.3 電源與功耗

模擬電源AVDD和數(shù)字電源DVDD均為5V，輸出接口電源OVDD范圍為2.7V - 5.25V。在正常模式下，500 kSPS吞吐量時的功耗典型值為120 mW；在脈沖模式下，10 kSPS吞吐量時的功耗僅為2.6 mW。

4. 工作模式

4.1 正常模式

這是最快的模式，吞吐量可達(dá)500 kSPS。除了在掉電狀態(tài)（PD = HIGH）外，功耗幾乎與采樣率無關(guān)。

4.2 脈沖模式

這是低功耗模式，最大吞吐量為444 kSPS。在該模式下，功耗與采樣率近似成正比，非常適合電池供電的應(yīng)用。

5. 應(yīng)用電路設(shè)計(jì)

5.1 模擬輸入

AD7654的模擬輸入結(jié)構(gòu)允許對INx和INxN之間的差分信號進(jìn)行采樣，能夠有效抑制共模信號。在采集交流信號時，它表現(xiàn)為一個單極點(diǎn)RC濾波器，可減少混疊效應(yīng)和輸入噪聲。為了進(jìn)一步提高噪聲濾波效果，可以在放大器輸出和ADC輸入之間添加外部單極點(diǎn)RC濾波器，但要注意保持低源阻抗，以免影響總諧波失真。

5.2 驅(qū)動放大器選擇

驅(qū)動放大器需要滿足一定的要求，如能夠在16位水平上對電容陣列的滿量程階躍進(jìn)行穩(wěn)定響應(yīng)、產(chǎn)生的噪聲盡可能低、具備合適的THD性能等。推薦的驅(qū)動放大器包括AD8021、AD8022、AD829、AD8610等。

5.3 電壓參考輸入

AD7654需要一個2.5V的外部參考電壓，參考輸入應(yīng)施加到REF、REFA和REFB引腳。為了保證穩(wěn)定性，參考輸入應(yīng)使用低阻抗源驅(qū)動，并進(jìn)行有效的去耦。

5.4 電源設(shè)計(jì)

AD7654使用三組電源引腳：模擬5V電源AVDD、數(shù)字5V核心電源DVDD和數(shù)字輸入/輸出接口電源OVDD。為了減少電源數(shù)量，數(shù)字核心（DVDD）可以通過簡單的RC濾波器從模擬電源獲取。該芯片對電源變化不敏感，且不受電源順序的影響。

5.5 轉(zhuǎn)換控制

轉(zhuǎn)換由CNVST信號控制，一旦啟動，在轉(zhuǎn)換完成前不能重新啟動或中止。在脈沖模式下，如果CNVST在BUSY為低電平時保持低電平，AD7654會自動控制采集階段并啟動新的轉(zhuǎn)換。

5.6 數(shù)字接口

AD7654具有靈活的數(shù)字接口，可通過串行或并行接口與主機(jī)系統(tǒng)連接。串行接口復(fù)用在并行數(shù)據(jù)總線上，通過CS和RD信號控制接口。在并行模式下，A/B信號可選擇讀取通道A或通道B的輸出；在串行模式下，A/B信號控制哪個通道先輸出。

6. 布局注意事項(xiàng)

在設(shè)計(jì)PCB時，要將模擬和數(shù)字部分分開，并使用獨(dú)立的接地平面。數(shù)字和模擬接地平面應(yīng)在一處連接，最好在AD7654下方或盡可能靠近它。避免在器件下方鋪設(shè)數(shù)字線路，以減少噪聲耦合?？焖匍_關(guān)信號如CNVST或時鐘應(yīng)使用數(shù)字接地進(jìn)行屏蔽，避免與模擬信號路徑靠近。電源線路應(yīng)使用盡可能大的走線，以提供低阻抗路徑，并進(jìn)行良好的去耦。

7. 總結(jié)

AD7654是一款功能強(qiáng)大、性能出色的ADC，具有同時采樣、高速吞吐量、高精度、低功耗和靈活接口等優(yōu)點(diǎn)，適用于交流電機(jī)控制、三相電源控制、4通道數(shù)據(jù)采集、不間斷電源和通信等多種應(yīng)用場景。在設(shè)計(jì)過程中，合理選擇驅(qū)動放大器、電壓參考源，優(yōu)化電源設(shè)計(jì)和布局，能夠充分發(fā)揮AD7654的性能優(yōu)勢，為電子系統(tǒng)的設(shè)計(jì)提供可靠的保障。你在使用AD7654或其他ADC時遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)和見解。