低噪聲性能

LNA具有出色的噪聲性能，在增益為21.3 dB、5 MHz時(shí)，折合到輸入端的噪聲電壓典型值為1.26 nV/√Hz。這使得芯片在處理弱信號(hào)時(shí)能夠保持較高的信噪比，為后續(xù)的信號(hào)處理提供了良好的基礎(chǔ)。

可編程增益

LNA的SPI可編程增益有15.6 dB、17.9 dB、21.3 dB三種選擇，VGA的衰減器范圍為 -42 dB至0 dB，PGA增益有21 dB、24 dB、27 dB、30 dB可選。這種靈活的增益設(shè)置可以滿足不同應(yīng)用場(chǎng)景下對(duì)信號(hào)放大的需求。

寬帶寬

LNA的帶寬（BW）大于100 MHz，能夠處理較寬頻率范圍的信號(hào)，適用于多種信號(hào)處理場(chǎng)景。

低功耗

在12位/40 MSPS（TGC）時(shí)，每通道功耗為109 mW；在連續(xù)波多普勒模式下，每通道功耗為70 mW。同時(shí)，芯片還具備靈活的省電模式，可根據(jù)實(shí)際需求降低功耗，延長(zhǎng)便攜式設(shè)備的電池使用時(shí)間。

快速恢復(fù)能力

過(guò)載恢復(fù)時(shí)間小于10 ns，可從低功耗待機(jī)模式快速恢復(fù)，恢復(fù)時(shí)間小于2 μs，能夠快速響應(yīng)信號(hào)變化，適應(yīng)不同的工作狀態(tài)。

工作原理詳解

超聲應(yīng)用原理

AD9273主要應(yīng)用于醫(yī)用超聲領(lǐng)域。在超聲系統(tǒng)中，超聲信號(hào)的衰減與距離（時(shí)間）呈指數(shù)關(guān)系，因此需要進(jìn)行時(shí)間增益控制（TGC）補(bǔ)償。AD9273的線性dB可變?cè)鲆娣糯笃髂軌蚝芎玫貪M足這一需求。信號(hào)經(jīng)TGC放大器后立即轉(zhuǎn)換為數(shù)字格式，然后進(jìn)行數(shù)字波束形成。12位50 MSPS采樣ADC可同時(shí)滿足通用型和高端系統(tǒng)的要求，對(duì)于低端和便攜式超聲設(shè)備，其低功耗和低成本的特點(diǎn)也能很好地滿足需求。

通道概述

每個(gè)通道包含TGC信號(hào)路徑和CW多普勒信號(hào)路徑。LNA為兩個(gè)信號(hào)路徑提供用戶可調(diào)的輸入阻抗端接，CW多普勒路徑包含一個(gè)跨導(dǎo)放大器和一個(gè)交叉點(diǎn)開關(guān)，TGC路徑包括差分X - AMP? VGA、抗混疊濾波器和ADC。信號(hào)路徑為全差分路徑，能夠?qū)崿F(xiàn)最大信號(hào)擺幅，并減少偶數(shù)階失真，但LNA為單端信號(hào)源驅(qū)動(dòng)。

低噪聲放大器（LNA）

LNA是信號(hào)鏈的前端，其超低噪聲性能對(duì)于整個(gè)系統(tǒng)至關(guān)重要。它通過(guò)有源阻抗控制實(shí)現(xiàn)最佳噪聲性能，支持最高4.4 V p - p差分輸出電壓，差分增益可設(shè)定飽和前的最大輸入信號(hào)。增益可通過(guò)SPI設(shè)置，過(guò)載保護(hù)能確保從大輸入電壓狀態(tài)下快速恢復(fù)。同時(shí)，采用全差動(dòng)拓?fù)浜拓?fù)反饋，可將失真減至最低，低二次諧波失真在二次諧波超聲成像應(yīng)用中尤為重要。

有源阻抗匹配

LNA內(nèi)置單端電壓增益放大器，具有差分輸出端，通過(guò)連接反饋電阻可實(shí)現(xiàn)有源輸入端。輸入阻抗可通過(guò)公式計(jì)算，用戶可根據(jù)需要調(diào)整反饋電阻值以實(shí)現(xiàn)特定的輸入阻抗匹配。在不同的增益設(shè)置下，推薦了相應(yīng)的反饋電阻和電容值，以確保最佳的匹配效果。

LNA噪聲

短路噪聲電壓（折合到輸入端噪聲）是系統(tǒng)性能的重要限制因素。在增益為21.3 dB時(shí)，LNA折合到輸入的短路噪聲電壓為1.4 nV/√Hz。不同的輸入配置（無(wú)端接、阻性端接、有源端接匹配）會(huì)對(duì)噪聲系數(shù)產(chǎn)生影響，當(dāng)源電阻與輸入阻抗匹配時(shí)，噪聲系數(shù)最低。

輸入過(guò)驅(qū)與過(guò)載保護(hù)

在超聲系統(tǒng)中，出色的過(guò)載表現(xiàn)非常重要。LNA和VGA都內(nèi)置過(guò)驅(qū)保護(hù)，能在過(guò)載事件后快速恢復(fù)。建議在輸入端前進(jìn)行電壓鉗位，以防止高瞬態(tài)電壓對(duì)芯片造成損壞。增加二極管后，±0.5 V或更低的鉗位電平可顯著提高系統(tǒng)的過(guò)載性能。

CW多普勒操作

AD9273集成前端元件用于實(shí)現(xiàn)CW多普勒操作的模擬波束成形。這些元件允許相位相近的CW通道以相干方式組合，然后進(jìn)行相位對(duì)齊和向下混頻操作，減少所需的延遲線路或可調(diào)節(jié)相移/向下混頻器的數(shù)目。LNA可直接驅(qū)動(dòng)AD8333或AD8339，無(wú)需交叉點(diǎn)開關(guān)。

TGC運(yùn)行

TGC信號(hào)路徑為全差動(dòng)路徑，增益值以單端LNA輸入至差分ADC輸入為基準(zhǔn)。系統(tǒng)增益分配包括LNA、衰減器、VGA放大器、濾波器和模數(shù)轉(zhuǎn)換器等部分。TGC路徑的線性dB增益范圍為42 dB，增益控制接口的斜度為28 dB/V，增益控制范圍為 - 0.8 V至 + 0.8 V。不同的LNA和VGA增益設(shè)置會(huì)影響敏感度和動(dòng)態(tài)范圍之間的權(quán)衡。

可變?cè)鲆娣糯笃鳎╒GA）

X - AMP差分VGA提供精確輸入衰減和插值，具有6 nV/√Hz低折合到輸入端噪聲和出色的增益線性。其輸入為14級(jí)差分電阻梯，總增益范圍是42 dB。增益控制接口GAIN±為差分輸入端，通過(guò)插值器選擇連接到輸入衰減器的適當(dāng)輸入級(jí)，可改變所有VGA的增益。增益控制響應(yīng)時(shí)間小于750 ns。

抗混疊濾波器（AAF）

抗混疊濾波器由單極點(diǎn)高通濾波器和二階低通濾波器組合而成，可通過(guò)SPI進(jìn)行配置。高通濾波器可配置為與低通濾波器截止頻率成一定比例關(guān)系，截止頻率可通過(guò)SPI調(diào)整至8 MHz至18 MHz范圍。調(diào)諧電路可通過(guò)SPI啟用和禁用，建議在空閑時(shí)間偶爾重新調(diào)整，以補(bǔ)償溫度漂移。

模數(shù)轉(zhuǎn)換器（ADC）

AD9273采用流水線式ADC架構(gòu)，各級(jí)的量化輸出組合在一起，在數(shù)字校正邏輯中形成一個(gè)12位轉(zhuǎn)換結(jié)果。輸出級(jí)模塊能夠?qū)崿F(xiàn)數(shù)據(jù)對(duì)準(zhǔn)、錯(cuò)誤校正，并將數(shù)據(jù)傳輸?shù)捷敵鼍彌_器，然后將數(shù)據(jù)串行化，使其與幀和輸出時(shí)鐘對(duì)齊。

時(shí)鐘輸入與功耗管理

時(shí)鐘輸入考慮

為充分發(fā)揮芯片性能，應(yīng)利用差分信號(hào)作為AD9273采樣時(shí)鐘輸入端（CLK +和CLK -）的時(shí)鐘信號(hào)?？赏ㄟ^(guò)變壓器或電容器交流耦合到CLK +和CLK -引腳內(nèi)，這兩個(gè)引腳有內(nèi)部偏置，無(wú)需其它偏置。芯片內(nèi)置占空比穩(wěn)定器（DCS），可對(duì)非采樣邊沿進(jìn)行重新定時(shí)，提供標(biāo)稱占空比為50%的內(nèi)部時(shí)鐘信號(hào)，使時(shí)鐘輸入占空比范圍更寬，且不影響芯片性能。

功耗和省電模式

AD9273的功耗與其采樣速率成比例關(guān)系，數(shù)字功耗變化不大。芯片具有可調(diào)整LNA偏置電流特性，可通過(guò)SPI設(shè)置不同的偏置電流。將PDWN引腳置位高電平，可使芯片進(jìn)入省電模式，典型功耗為2 mW；將STBY引腳置位高電平，可使芯片進(jìn)入待機(jī)模式，典型功耗為140 mW。在待機(jī)模式下，內(nèi)部PLL可處于通電狀態(tài)，以實(shí)現(xiàn)較短的喚醒時(shí)間。

數(shù)字輸出與SPI接口

數(shù)字輸出和時(shí)序

采用默認(rèn)設(shè)置上電時(shí)，AD9273差分輸出符合ANSI - 644 LVDS標(biāo)準(zhǔn)，可通過(guò)SDIO引腳或SPI接口將其更改為低功耗、減少信號(hào)選項(xiàng)。LVDS輸出便于與具有LVDS能力的定制ASIC和FPGA中的LVDS接收器連接，推薦使用單一點(diǎn)到點(diǎn)網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)，并將100 Ω端接電阻盡可能靠近接收器放置。輸出數(shù)據(jù)格式默認(rèn)為偏移二進(jìn)制，可通過(guò)SPI更改。芯片還提供2個(gè)輸出時(shí)鐘（DCO±和FCO±），用于數(shù)據(jù)定時(shí)和指示新輸出字節(jié)的開始。

串行端口接口（SPI）

AD9273串口允許用戶利用芯片內(nèi)部的結(jié)構(gòu)化寄存器空間來(lái)配置信號(hào)鏈，以滿足特定功能和操作的需要。通過(guò)SPI可訪問(wèn)地址空間，對(duì)地址空間進(jìn)行讀寫。定義SPI的是三個(gè)引腳：SCLK、SDIO和CSB引腳。CSB的下降沿與SCLK的上升沿共同決定幀序列的開始，可配置SPI端口以不同的方式操作，數(shù)據(jù)可以MSB優(yōu)先或LSB優(yōu)先的模式進(jìn)行發(fā)送。

應(yīng)用要點(diǎn)與建議

電源和接地建議

連接電源時(shí)，建議使用兩個(gè)獨(dú)立的1.8 V電源，一個(gè)用于模擬（AVDD），一個(gè)用于數(shù)字（DRVDD）。若僅提供1.8 V電源，應(yīng)先連接到AVDD1，然后分接出來(lái)，用鐵氧體磁珠或?yàn)V波扼流圈及去耦電容隔離，再連接到DRVDD。應(yīng)針對(duì)所有電源使用多個(gè)去耦電容，放置在接近PCB入口點(diǎn)和接近器件的位置處，縮短走線長(zhǎng)度。芯片僅需要一個(gè)PCB接地層，合理的去耦和分隔可獲得最佳性能。

裸露焊盤散熱塊建議

為獲得最佳的電氣性能和熱性能，必須將器件底部的裸露焊盤連接至低噪聲模擬地（AGND）。PCB上裸露的連續(xù)銅層應(yīng)與AD9273的裸露焊盤（引腳0）匹配，銅層上應(yīng)有多個(gè)過(guò)孔，以獲得盡可能低的熱阻路徑進(jìn)行散熱。

總結(jié)

AD9273以其高集成度、低噪聲、可編程增益、低功耗等優(yōu)點(diǎn)，為電子工程師在設(shè)計(jì)醫(yī)療成像、汽車?yán)走_(dá)等系統(tǒng)時(shí)提供了一個(gè)優(yōu)秀的解決方案。在實(shí)際應(yīng)用中，需要根據(jù)具體的需求合理配置芯片的各項(xiàng)參數(shù)，注意時(shí)鐘輸入、功耗管理、數(shù)字輸出和SPI接口等方面的要點(diǎn)，同時(shí)遵循電源和接地建議以及裸露焊盤散熱塊建議，以確保芯片能夠發(fā)揮最佳性能。你在使用AD9273的過(guò)程中遇到過(guò)哪些挑戰(zhàn)呢？你是如何解決的？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)。