AD7177 - 2：32 位 Sigma - Delta ADC 的卓越之選

在電子設(shè)計(jì)領(lǐng)域，高精度、高性能的模數(shù)轉(zhuǎn)換器（ADC）是實(shí)現(xiàn)精準(zhǔn)數(shù)據(jù)采集的關(guān)鍵組件。今天，我們就來(lái)深入探討一款備受矚目的 32 位 Sigma - Delta ADC——AD7177 - 2，看看它在硬件設(shè)計(jì)中能為我們帶來(lái)哪些驚喜。

文件下載：AD7177-2.pdf

一、AD7177 - 2 概述

AD7177 - 2 是一款專為低帶寬輸入設(shè)計(jì)的 32 位低噪聲、快速穩(wěn)定、多路復(fù)用的 2/4 通道（全/偽差分）Σ - Δ 模數(shù)轉(zhuǎn)換器。它具有高達(dá) 10 kSPS 的最大通道掃描速率，輸出數(shù)據(jù)速率范圍從 5 SPS 到 10 kSPS，能夠滿足不同應(yīng)用場(chǎng)景下對(duì)數(shù)據(jù)采集速度和精度的要求。

1. 主要特性

• 高分辨率輸出：提供 32 位數(shù)據(jù)輸出，確保了高精度的數(shù)據(jù)采集。
• 靈活的輸出速率：輸出速率范圍從 5 SPS 到 10 kSPS，可根據(jù)實(shí)際需求靈活調(diào)整。
• 快速穩(wěn)定：通道掃描數(shù)據(jù)速率可達(dá) 10 kSPS/通道，穩(wěn)定時(shí)間僅為 100 μs。
• 出色的性能指標(biāo)：在不同輸出速率下，具有高噪聲無(wú)雜散位數(shù)，如在 10 kSPS 時(shí)為 19.1 位，2.5 kSPS 時(shí)為 20.2 位，5 SPS 時(shí)為 24.6 位；積分非線性（INL）低至 ±1 ppm of FSR。
• 用戶可配置輸入通道：支持 2 個(gè)全差分通道或 4 個(gè)單端通道，滿足多樣化的輸入需求。
• 集成關(guān)鍵組件：集成了真正的軌到軌模擬和參考輸入緩沖器、片上 2.5 V 參考（±2 ppm/°C 漂移）、內(nèi)部或外部時(shí)鐘等，減少了外部組件數(shù)量，簡(jiǎn)化了設(shè)計(jì)。

2. 應(yīng)用領(lǐng)域

AD7177 - 2 的高性能使其在多個(gè)領(lǐng)域得到廣泛應(yīng)用，包括過(guò)程控制（PLC/DCS 模塊）、溫度和壓力測(cè)量、醫(yī)療和科學(xué)多通道儀器、色譜分析等。

二、技術(shù)細(xì)節(jié)剖析

1. 電源供應(yīng)

AD7177 - 2 擁有三個(gè)獨(dú)立的電源：AVDD1、AVDD2 和 IOVDD。AVDD1 為交叉點(diǎn)多路復(fù)用器和集成的模擬及參考輸入緩沖器供電，可采用單 5 V 電源或 ±2.5 V 分裂電源；AVDD2 為內(nèi)部 1.8 V 模擬 LDO 穩(wěn)壓器供電，范圍為 2 V 到 5.5 V；IOVDD 為內(nèi)部 1.8 V 數(shù)字 LDO 穩(wěn)壓器供電，范圍為 2 V 到 5.5 V。電源供應(yīng)無(wú)需特定的順序，但在所有電源穩(wěn)定后，需要對(duì)設(shè)備進(jìn)行復(fù)位。

2. 數(shù)字通信

采用 3 或 4 線 SPI 接口，兼容 QSPI?、MICROWIRE? 和 DSPs。接口工作在 SPI 模式 3，SCLK 空閑時(shí)為高電平，下降沿為驅(qū)動(dòng)沿，上升沿為采樣沿。通過(guò)通信寄存器控制對(duì) ADC 完整寄存器映射的訪問(wèn)，所有通信從寫(xiě)入通信寄存器開(kāi)始。

3. 配置靈活性

AD7177 - 2 具有高度的配置靈活性，用戶可以根據(jù)需求對(duì)通道、設(shè)置、濾波器等進(jìn)行個(gè)性化配置。

• 通道配置：擁有四個(gè)獨(dú)立通道和四個(gè)獨(dú)立設(shè)置，用戶可以選擇任意模擬輸入對(duì)和設(shè)置，實(shí)現(xiàn)每個(gè)通道的獨(dú)立配置。
• 設(shè)置配置：每個(gè)設(shè)置由設(shè)置配置寄存器、濾波器配置寄存器、增益寄存器和偏移寄存器組成，可選擇輸出編碼（單極性或雙極性）、參考源（內(nèi)部或外部）、輸入緩沖器的啟用或禁用等。
• 濾波器配置：提供三種靈活的濾波器選項(xiàng)，包括 Sinc5 + Sinc1 濾波器、Sinc3 濾波器和增強(qiáng)型 50 Hz 和 60 Hz 抑制濾波器，可根據(jù)不同的應(yīng)用需求優(yōu)化噪聲、穩(wěn)定時(shí)間和抑制性能。

4. 操作模式

• 連續(xù)轉(zhuǎn)換模式：默認(rèn)上電模式，ADC 連續(xù)轉(zhuǎn)換，每次轉(zhuǎn)換完成時(shí)狀態(tài)寄存器中的 RDY 位變低。
• 連續(xù)讀取模式：無(wú)需在讀取 ADC 數(shù)據(jù)前寫(xiě)入通信寄存器，數(shù)據(jù)只能讀取一次，需確保在下次轉(zhuǎn)換完成前讀取數(shù)據(jù)。
• 單轉(zhuǎn)換模式：執(zhí)行單次轉(zhuǎn)換，轉(zhuǎn)換完成后進(jìn)入待機(jī)模式。
• 待機(jī)和掉電模式：待機(jī)模式下大部分模塊斷電，LDO 保持活動(dòng)；掉電模式下所有模塊斷電，寄存器內(nèi)容丟失。
• 校準(zhǔn)模式：支持內(nèi)部零刻度校準(zhǔn)、系統(tǒng)零刻度校準(zhǔn)和系統(tǒng)滿刻度校準(zhǔn)三種模式，可消除偏移和增益誤差。

三、性能分析

1. 噪聲性能

通過(guò)表 6 和表 7 可以看出，AD7177 - 2 在不同輸出數(shù)據(jù)速率和濾波器下具有良好的噪聲性能。例如，在使用 Sinc5 + Sinc1 濾波器且輸入緩沖器禁用時(shí)，5 SPS 輸出數(shù)據(jù)速率下的有效分辨率可達(dá) 27.3 位，峰 - 峰分辨率為 24.6 位。

2. 抑制性能

• 電源抑制比（PSRR）：在 AVDD1、AVDD2、VIN = 1 V 時(shí)，PSRR 可達(dá) 95 dB。
• 共模抑制比（CMRR）：在 DC 時(shí)為 95 dB，在 50 Hz 和 60 Hz 時(shí)可達(dá) 120 dB。
• 正常模式抑制比：在 50 Hz ± 1 Hz 和 60 Hz ± 1 Hz 時(shí)，內(nèi)部時(shí)鐘下 20 SPS ODR 為 71 - 90 dB，外部時(shí)鐘下為 85 - 90 dB。

四、設(shè)計(jì)建議

1. 接地和布局

由于 AD7177 - 2 具有高分辨率和低噪聲特性，在設(shè)計(jì) PCB 時(shí)需要特別注意接地和布局。應(yīng)將模擬和數(shù)字部分分開(kāi)，采用最小蝕刻技術(shù)的接地平面，確保所有返回電流路徑盡可能靠近電流到達(dá)目的地的路徑。避免在器件下方運(yùn)行數(shù)字線路，使用寬電源跡線以降低電源線上的干擾。同時(shí)，對(duì)所有電源引腳進(jìn)行良好的去耦處理。

2. 時(shí)鐘源選擇

AD7177 - 2 可選擇內(nèi)部振蕩器、外部晶體或外部時(shí)鐘源作為采樣時(shí)鐘。默認(rèn)使用內(nèi)部振蕩器，精度為 ±2.5%。如果需要更高精度和更低抖動(dòng)的時(shí)鐘源，可選擇外部晶體。但外部晶體電路對(duì) SCLK 邊緣敏感，需要進(jìn)行經(jīng)驗(yàn)測(cè)試以確保正確操作。

3. 校準(zhǔn)

為了獲得最佳性能，建議進(jìn)行校準(zhǔn)操作。校準(zhǔn)可以消除 ADC 的偏移和增益誤差，提高測(cè)量的準(zhǔn)確性。在進(jìn)行校準(zhǔn)時(shí)，需要注意校準(zhǔn)模式的選擇和校準(zhǔn)過(guò)程中的輸入條件。

五、總結(jié)

AD7177 - 2 以其高分辨率、快速穩(wěn)定、靈活配置等特性，成為低帶寬輸入應(yīng)用中模數(shù)轉(zhuǎn)換的理想選擇。無(wú)論是在工業(yè)控制、醫(yī)療儀器還是科學(xué)研究等領(lǐng)域，它都能為我們提供精準(zhǔn)的數(shù)據(jù)采集解決方案。在實(shí)際設(shè)計(jì)中，我們需要根據(jù)具體的應(yīng)用需求，合理選擇電源、時(shí)鐘源、濾波器等參數(shù)，并注意接地和布局，以充分發(fā)揮 AD7177 - 2 的性能優(yōu)勢(shì)。你在使用類似 ADC 時(shí)遇到過(guò)哪些挑戰(zhàn)呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。