高性能16通道14位65 MSPS ADC——AD9249的深度解析

在電子設(shè)計(jì)領(lǐng)域，模擬 - 數(shù)字轉(zhuǎn)換器（ADC）是連接現(xiàn)實(shí)世界模擬信號(hào)和數(shù)字系統(tǒng)的關(guān)鍵橋梁。今天，我們要深入探討的是Analog Devices推出的AD9249，一款16通道、14位、65 MSPS的ADC，它在醫(yī)療成像、通信接收以及多通道數(shù)據(jù)采集等領(lǐng)域有著廣泛的應(yīng)用。

文件下載：AD9249.pdf

一、AD9249的核心特性

1. 低功耗設(shè)計(jì)

AD9249在功耗方面表現(xiàn)出色，每個(gè)通道在65 MSPS時(shí)功耗僅為58 mW，并且具備可擴(kuò)展的功率選項(xiàng)。當(dāng)采樣率降至20 MSPS時(shí)，每個(gè)通道的功耗可低至35 mW。這種低功耗特性使得它在對(duì)功耗敏感的應(yīng)用中具有很大的優(yōu)勢(shì)，例如便攜式醫(yī)療設(shè)備和低功耗通信系統(tǒng)。

2. 高集成度

將16個(gè)ADC通道集成在一個(gè)封裝內(nèi)，大大節(jié)省了電路板空間。其小巧的10 mm × 10 mm封裝，非常適合對(duì)空間要求苛刻的設(shè)計(jì)，如高密度數(shù)據(jù)采集板卡。

3. 優(yōu)異的動(dòng)態(tài)性能

• 信噪比（SNR）和無雜散動(dòng)態(tài)范圍（SFDR）：在Nyquist頻率范圍內(nèi)，SNR可達(dá)75 dBFS，SFDR可達(dá)90 dBc，能夠有效減少信號(hào)失真，提高信號(hào)質(zhì)量。
• 微分非線性（DNL）和積分非線性（INL）：典型的DNL為±0.6 LSB，INL為±0.9 LSB，保證了轉(zhuǎn)換的準(zhǔn)確性。
• 串?dāng)_：相鄰?fù)ǖ涝?0 MHz、?1 dBFS輸入時(shí)，串?dāng)_典型值為?90 dB，有效降低了通道間的干擾。

4. 靈活的接口和控制

• 串行LVDS接口：支持ANSI - 644標(biāo)準(zhǔn)，默認(rèn)配置下即可提供高速、可靠的數(shù)據(jù)傳輸。同時(shí)，還具備低功耗、減少信號(hào)的選項(xiàng)（類似于IEEE 1596.3），可根據(jù)實(shí)際需求進(jìn)行選擇。
• 串行端口控制：通過SPI接口，用戶可以靈活配置各種功能，如可編程時(shí)鐘和數(shù)據(jù)對(duì)齊、數(shù)字測(cè)試模式生成等。

5. 豐富的測(cè)試模式

內(nèi)置多種數(shù)字測(cè)試模式，包括確定性和偽隨機(jī)模式，還支持用戶自定義測(cè)試模式。這些測(cè)試模式有助于在設(shè)計(jì)和調(diào)試階段快速驗(yàn)證系統(tǒng)的性能和穩(wěn)定性。

二、工作原理與內(nèi)部結(jié)構(gòu)

AD9249采用多級(jí)流水線架構(gòu)，每個(gè)階段都有足夠的重疊來糾正前一階段的閃存誤差。量化后的輸出在數(shù)字校正邏輯中組合成最終的14位結(jié)果，然后通過串行器以14位輸出傳輸數(shù)據(jù)。這種架構(gòu)允許第一級(jí)處理新的輸入樣本，而其余階段處理先前的樣本，實(shí)現(xiàn)了高效的轉(zhuǎn)換。

三、關(guān)鍵設(shè)計(jì)考慮因素

1. 模擬輸入

• 差分輸入電路：AD9249的模擬輸入是一個(gè)差分開關(guān)電容電路，能夠處理差分輸入信號(hào)，并支持較寬的共模范圍。為了獲得最佳性能，建議使用中電源的輸入共模電壓，以減少信號(hào)相關(guān)誤差。
• 輸入匹配和濾波：在輸入電路中，串聯(lián)小電阻可以減少驅(qū)動(dòng)源輸出級(jí)注入的峰值瞬態(tài)電流。同時(shí)，在輸入的每個(gè)支路放置低Q電感或鐵氧體磁珠，可以降低模擬輸入的高差分電容，實(shí)現(xiàn)ADC的最大帶寬。此外，在輸入處放置差分電容或兩個(gè)單端電容可以提供匹配的無源網(wǎng)絡(luò)，形成低通濾波器，限制不需要的寬帶噪聲。

2. 電壓參考

AD9249內(nèi)置了一個(gè)穩(wěn)定準(zhǔn)確的1.0 V電壓參考。用戶可以選擇使用內(nèi)部參考或外部施加的1.0 V參考電壓。在使用內(nèi)部參考時(shí)，需要注意負(fù)載對(duì)參考電壓的影響；使用外部參考時(shí)，可以提高ADC的增益精度和熱漂移特性。

3. 時(shí)鐘輸入

• 時(shí)鐘信號(hào)類型：AD9249的時(shí)鐘輸入可以是CMOS、LVDS、LVPECL或正弦波信號(hào)。為了獲得最佳性能，建議使用差分信號(hào)，并通過變壓器或電容進(jìn)行交流耦合。
• 時(shí)鐘抖動(dòng)：高速、高分辨率的ADC對(duì)時(shí)鐘輸入的質(zhì)量非常敏感，時(shí)鐘抖動(dòng)會(huì)導(dǎo)致SNR下降。因此，應(yīng)選擇低抖動(dòng)的時(shí)鐘源，并將時(shí)鐘驅(qū)動(dòng)電源與ADC輸出驅(qū)動(dòng)電源分開，以避免數(shù)字噪聲對(duì)時(shí)鐘信號(hào)的調(diào)制。
• 時(shí)鐘分頻和同步：AD9249內(nèi)置了一個(gè)輸入時(shí)鐘分頻器，可以將輸入時(shí)鐘除以1到8的整數(shù)。通過外部SYNC輸入，可以同步時(shí)鐘分頻器，確保多個(gè)設(shè)備的時(shí)鐘分頻器對(duì)齊，實(shí)現(xiàn)同時(shí)輸入采樣。

4. 電源和功耗

• 電源供應(yīng)：AD9249需要一個(gè)1.8 V的單電源供電，建議使用兩個(gè)獨(dú)立的1.8 V電源，分別為模擬部分（AVDD）和數(shù)字輸出部分（DRVDD）供電。同時(shí)，在電源輸入處使用多個(gè)不同頻率的去耦電容，以減少電源噪聲。
• 功耗管理：通過SPI接口，用戶可以將AD9249設(shè)置為多種功耗模式，如完全斷電模式和待機(jī)模式。在斷電模式下，ADC的功耗通常為2 mW，輸出驅(qū)動(dòng)器處于高阻抗?fàn)顟B(tài)。

四、數(shù)字輸出和時(shí)序

1. LVDS輸出

AD9249的差分輸出默認(rèn)符合ANSI - 644 LVDS標(biāo)準(zhǔn)，也可以通過SPI切換到低功耗、減少信號(hào)的選項(xiàng)（類似于IEEE 1596.3）。LVDS輸出便于與定制ASIC和FPGA中的LVDS接收器接口，在嘈雜環(huán)境中具有出色的開關(guān)性能。

2. 輸出時(shí)鐘

提供兩種輸出時(shí)鐘：DCO±1和DCO±2用于時(shí)鐘輸出數(shù)據(jù)，其頻率為采樣時(shí)鐘的7倍；FCO±1和FCO±2用于信號(hào)新輸出字節(jié)的開始，其頻率等于采樣時(shí)鐘頻率。通過SPI可以調(diào)整DCO的相位，以優(yōu)化系統(tǒng)時(shí)序。

3. 輸出數(shù)據(jù)格式

默認(rèn)的輸出數(shù)據(jù)格式為二進(jìn)制補(bǔ)碼，用戶也可以通過SPI將其更改為偏移二進(jìn)制格式。此外，還可以通過SPI啟動(dòng)12位串行流，以實(shí)現(xiàn)與低分辨率系統(tǒng)的兼容性。

五、SPI接口和配置

1. SPI功能

AD9249的SPI接口允許用戶通過結(jié)構(gòu)化的寄存器空間配置轉(zhuǎn)換器的特定功能。用戶可以通過SPI訪問各種寄存器，實(shí)現(xiàn)電源模式設(shè)置、時(shí)鐘控制、偏移調(diào)整、測(cè)試模式設(shè)置等功能。

2. 配置方法

SPI接口由SCLK/DTP、SDIO/DFS、CSB1和CSB2四個(gè)引腳定義。SCLK用于同步數(shù)據(jù)的讀寫，SDIO用于數(shù)據(jù)的輸入和輸出，CSB1和CSB2用于啟用或禁用讀寫周期。在指令階段，傳輸一個(gè)16位的指令，隨后是數(shù)據(jù)，數(shù)據(jù)的長度由指令中的W0和W1位決定。

3. 注意事項(xiàng)

在需要轉(zhuǎn)換器全動(dòng)態(tài)性能的時(shí)期，應(yīng)確保SPI端口處于非活動(dòng)狀態(tài)，以避免SPI信號(hào)的噪聲影響轉(zhuǎn)換器的性能。如果板上的SPI總線用于其他設(shè)備，可能需要在總線和AD9249之間提供緩沖器，以防止這些信號(hào)在關(guān)鍵采樣期間在轉(zhuǎn)換器輸入處發(fā)生轉(zhuǎn)換。

六、應(yīng)用設(shè)計(jì)指南

1. 電源和接地

使用兩個(gè)獨(dú)立的1.8 V電源分別為模擬和數(shù)字部分供電，并在電源輸入處使用多個(gè)去耦電容。同時(shí)，使用單個(gè)PCB接地平面，并合理劃分PCB的模擬、數(shù)字和時(shí)鐘部分，以實(shí)現(xiàn)最佳性能。

2. 電路板布局

• 減少耦合：通過使跡線相互正交、增加跡線之間的距離、最小化面對(duì)面積等方法，減少跡線之間的電感耦合和電容耦合。
• 避免串?dāng)_：在路由輸入時(shí)，依次在電路板的頂部和底部（或其他層）交替輸入通道，確保通道之間的間距和隔離。
• 防止噪聲耦合：保持輸出過孔與輸入過孔之間的距離，將編碼時(shí)鐘跡線放置在頂部表面，避免輸出跡線與輸入跡線平行。

3. 時(shí)鐘穩(wěn)定性

在AD9249上電時(shí)，需要一個(gè)穩(wěn)定的時(shí)鐘。如果時(shí)鐘源不穩(wěn)定，可能會(huì)導(dǎo)致狀態(tài)機(jī)中斷，ADC啟動(dòng)在未知狀態(tài)。此時(shí)，可以通過使用寄存器0x08進(jìn)行數(shù)字復(fù)位來解決。

4. VCM和參考去耦

將VCMx引腳通過0.1 μF電容接地，將VREF引腳通過一個(gè)低ESR的1.0 μF電容和一個(gè)低ESR的0.1 μF陶瓷電容并聯(lián)接地。

5. SPI端口

確保SPI端口在需要轉(zhuǎn)換器全動(dòng)態(tài)性能的時(shí)期處于非活動(dòng)狀態(tài)，以避免SPI信號(hào)的噪聲影響轉(zhuǎn)換器的性能。

七、總結(jié)

AD9249作為一款高性能的16通道14位65 MSPS ADC，具有低功耗、高集成度、優(yōu)異的動(dòng)態(tài)性能和靈活的接口控制等優(yōu)點(diǎn)。在設(shè)計(jì)過程中，需要充分考慮模擬輸入、電壓參考、時(shí)鐘輸入、電源和功耗等關(guān)鍵因素，并遵循相應(yīng)的設(shè)計(jì)指南，以確保系統(tǒng)的性能和穩(wěn)定性。希望通過本文的介紹，能幫助電子工程師更好地了解和應(yīng)用AD9249，為設(shè)計(jì)出更優(yōu)秀的電子產(chǎn)品提供參考。

你在使用AD9249的過程中遇到過哪些問題？或者你對(duì)它的哪些特性最感興趣？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和想法。