深入剖析AD9635：高性能雙路12位ADC的卓越之選

在當(dāng)今的電子設(shè)計(jì)領(lǐng)域，模擬 - 數(shù)字轉(zhuǎn)換器（ADC）扮演著至關(guān)重要的角色。AD9635作為一款雙路、12位、80 MSPS/125 MSPS的ADC，以其出色的性能和豐富的特性，成為眾多應(yīng)用場(chǎng)景的理想選擇。今天，我們就來(lái)深入了解一下這款功能強(qiáng)大的ADC。

文件下載：AD9635.pdf

一、產(chǎn)品概述

AD9635是一款專門為低成本、低功耗、小尺寸和易用性而設(shè)計(jì)的ADC，內(nèi)部集成了采樣保持電路。它能夠以高達(dá)125 MSPS的轉(zhuǎn)換速率工作，在小封裝尺寸至關(guān)重要的應(yīng)用中，其出色的動(dòng)態(tài)性能和低功耗表現(xiàn)得到了充分優(yōu)化。該產(chǎn)品僅需一個(gè)1.8 V電源和LVPECL/CMOS/LVDS兼容的采樣時(shí)鐘，在許多應(yīng)用中無(wú)需外部參考或驅(qū)動(dòng)組件。

二、產(chǎn)品特性亮點(diǎn)

2.1 低功耗設(shè)計(jì)

采用1.8 V電源供電，每通道在125 MSPS時(shí)僅消耗115 mW的功率，并且具備可擴(kuò)展功率選項(xiàng)，能有效降低系統(tǒng)整體功耗。在滿功率關(guān)斷狀態(tài)下，典型功耗小于2 mW，這對(duì)于對(duì)功耗敏感的應(yīng)用來(lái)說(shuō)極為重要。

2.2 優(yōu)異的動(dòng)態(tài)性能

• SNR與SFDR指標(biāo)：SNR可達(dá)71 dBFS（至奈奎斯特頻率），在70 MHz時(shí)SFDR為93 dBc，能為系統(tǒng)提供高分辨率和低失真的信號(hào)轉(zhuǎn)換。
• DNL與INL精度：DNL典型值為 - 0.1 LSB至 + 0.2 LSB，INL典型值為 ± 0.4 LSB，確保了轉(zhuǎn)換的高精度。

2.3 靈活的接口與配置

• 串行LVDS接口：支持ANSI - 644標(biāo)準(zhǔn)，同時(shí)具備低功耗、縮減范圍選項(xiàng)（類似于IEEE 1596.3），方便與各種系統(tǒng)進(jìn)行接口。
• 多種工作模式：提供全芯片和單通道功率關(guān)斷模式、待機(jī)模式，以及靈活的位方向、可編程輸出時(shí)鐘和數(shù)據(jù)對(duì)齊、可編程輸出分辨率等功能，可根據(jù)不同應(yīng)用需求進(jìn)行靈活配置。
• 數(shù)字測(cè)試模式：內(nèi)置和自定義數(shù)字測(cè)試模式生成功能，方便進(jìn)行系統(tǒng)測(cè)試和驗(yàn)證。

2.4 寬頻帶輸入

擁有650 MHz的全功率模擬帶寬和2 V p - p的輸入電壓范圍，能夠處理較寬頻率范圍的輸入信號(hào)。

三、應(yīng)用場(chǎng)景廣泛

AD9635的出色性能使其在眾多領(lǐng)域得到了廣泛應(yīng)用，包括通信、分集無(wú)線電系統(tǒng)、多模式數(shù)字接收器、GSM、EDGE、W - CDMA、LTE、CDMA2000、WiMAX、TD - SCDMA等無(wú)線通信標(biāo)準(zhǔn)，以及I/Q解調(diào)系統(tǒng)、智能天線系統(tǒng)、寬帶數(shù)據(jù)應(yīng)用、電池供電儀器、手持示波器、便攜式醫(yī)學(xué)成像和超聲、雷達(dá)/LIDAR等。

四、工作原理

AD9635采用多級(jí)流水線架構(gòu)，每一級(jí)都能對(duì)前一級(jí)的閃速誤差進(jìn)行校正。量化后的輸出在數(shù)字校正邏輯中組合成最終的12位結(jié)果。流水線架構(gòu)允許第一級(jí)處理新的輸入樣本，而其余級(jí)處理先前的樣本，從而實(shí)現(xiàn)高效的轉(zhuǎn)換。采樣發(fā)生在時(shí)鐘的上升沿。

4.1 模擬輸入考慮

• 模擬輸入采用差分開(kāi)關(guān)電容電路，能處理差分輸入信號(hào)，支持較寬的共模范圍。通過(guò)設(shè)置輸入共模電壓為電源電壓的中點(diǎn)，可以最小化信號(hào)相關(guān)誤差，實(shí)現(xiàn)最佳性能。
• 在輸入電路中，串聯(lián)一個(gè)小電阻可以減少?gòu)尿?qū)動(dòng)源輸出級(jí)注入的峰值瞬態(tài)電流。使用低Q電感或鐵氧體磁珠可以降低模擬輸入處的高差分電容，提高ADC的帶寬。在輸入處放置差分電容或兩個(gè)單端電容可以提供匹配的無(wú)源網(wǎng)絡(luò)，形成低通濾波器，限制不需要的寬帶噪聲。

4.2 時(shí)鐘輸入考慮

• 為了實(shí)現(xiàn)最佳性能，建議使用差分信號(hào)對(duì)CLK + 和CLK - 引腳進(jìn)行時(shí)鐘驅(qū)動(dòng)。時(shí)鐘輸入可以是CMOS、LVDS、LVPECL或正弦波信號(hào)，但要特別關(guān)注時(shí)鐘源的抖動(dòng)。
• AD9635內(nèi)置輸入時(shí)鐘分頻器，可以將輸入時(shí)鐘除以1到8的整數(shù)。通過(guò)增加外部時(shí)鐘頻率，可以降低時(shí)鐘抖動(dòng)，這對(duì)于IF欠采樣應(yīng)用非常有利。
• 該ADC還包含一個(gè)占空比穩(wěn)定器（DCS），可以提供標(biāo)稱50%占空比的內(nèi)部時(shí)鐘信號(hào)，允許用戶提供較寬范圍的時(shí)鐘輸入占空比而不影響性能。但輸入時(shí)鐘上升沿的抖動(dòng)仍然需要關(guān)注。

4.3 電源與功耗管理

• 電源功耗與采樣率成正比?？梢酝ㄟ^(guò)SPI端口或?qū)DWN引腳置高來(lái)將AD9635置于功率關(guān)斷模式，此時(shí)功耗典型值為2 mW。在功率關(guān)斷期間，輸出驅(qū)動(dòng)器處于高阻抗?fàn)顟B(tài)。
• 待機(jī)模式允許用戶在需要更快喚醒時(shí)間時(shí)保持內(nèi)部參考電路供電。喚醒時(shí)間與功率關(guān)斷時(shí)間有關(guān)，較短的功率關(guān)斷周期會(huì)導(dǎo)致較短的喚醒時(shí)間。

4.4 數(shù)字輸出與定時(shí)

• 差分輸出默認(rèn)符合ANSI - 644 LVDS標(biāo)準(zhǔn)，也可以通過(guò)SPI更改為低功耗、縮減信號(hào)選項(xiàng)。LVDS輸出便于與定制ASIC和FPGA中的LVDS接收器進(jìn)行接口，在嘈雜環(huán)境中具有出色的開(kāi)關(guān)性能。
• 提供兩個(gè)輸出時(shí)鐘DCO和FCO，分別用于時(shí)鐘輸出數(shù)據(jù)和指示新輸出字節(jié)的開(kāi)始。DCO的相位可以通過(guò)SPI進(jìn)行調(diào)整，以優(yōu)化系統(tǒng)時(shí)序裕量。
• 輸出數(shù)據(jù)格式默認(rèn)采用二進(jìn)制補(bǔ)碼，也可以更改。數(shù)據(jù)在DDR模式下通過(guò)兩個(gè)通道進(jìn)行串行傳輸，每個(gè)通道的最大數(shù)據(jù)速率為750 Mbps。

五、SPI接口與配置

5.1 SPI接口概述

SPI接口允許用戶通過(guò)一個(gè)結(jié)構(gòu)化的寄存器空間對(duì)AD9635進(jìn)行特定功能或操作的配置。通過(guò)SCLK/DFS、SDIO/PDWN和CSB三個(gè)引腳來(lái)實(shí)現(xiàn)數(shù)據(jù)的讀寫和同步。

5.2 配置方式

• 使用SPI配置：在SPI操作的指令階段，傳輸一個(gè)16位指令，隨后是數(shù)據(jù)。指令階段可以確定是讀操作還是寫操作，允許對(duì)芯片進(jìn)行編程和讀取片上內(nèi)存的內(nèi)容。
• 無(wú)SPI配置：在不使用SPI控制寄存器的應(yīng)用中，SCLK/DFS和SDIO/PDWN引腳作為獨(dú)立的CMOS兼容控制引腳，用于控制輸出數(shù)據(jù)格式和功率關(guān)斷功能。此時(shí)，CSB引腳應(yīng)連接到DRVDD，禁用串行端口接口。

六、設(shè)計(jì)注意事項(xiàng)

6.1 電源與接地

建議使用兩個(gè)獨(dú)立的1.8 V電源，分別為模擬（AVDD）和數(shù)字輸出（DRVDD）供電。使用多個(gè)不同的去耦電容覆蓋高低頻率，將電容放置在靠近PCB電源入口和芯片引腳處，減少走線長(zhǎng)度。同時(shí)，要注意電源上電順序，DRVDD必須在AVDD之前或同時(shí)上電，否則可能需要通過(guò)SPI進(jìn)行軟復(fù)位和數(shù)字復(fù)位。

6.2 時(shí)鐘穩(wěn)定性

在AD9635上電時(shí)，需要一個(gè)穩(wěn)定的時(shí)鐘來(lái)完成初始化過(guò)程。如果時(shí)鐘源不穩(wěn)定，可能會(huì)導(dǎo)致ADC處于未知狀態(tài)，此時(shí)需要通過(guò)寄存器0x08進(jìn)行數(shù)字復(fù)位。

6.3 散熱設(shè)計(jì)

ADC底面的暴露焊盤必須連接到模擬地（AGND），以實(shí)現(xiàn)最佳的電氣和散熱性能。PCB上的連續(xù)銅平面應(yīng)與暴露焊盤配合，并使用多個(gè)過(guò)孔來(lái)降低熱阻。

6.4 VREF與VCM去耦

VREF引腳應(yīng)使用一個(gè)低ESR的1.0 μF電容和一個(gè)低ESR的0.1 μF陶瓷電容并聯(lián)到地進(jìn)行去耦。VCM引腳應(yīng)使用一個(gè)0.1 μF電容去耦到地。

6.5 SPI端口

在需要轉(zhuǎn)換器全動(dòng)態(tài)性能的期間，SPI端口不應(yīng)處于活動(dòng)狀態(tài)。如果板上的SPI總線用于其他設(shè)備，可能需要在總線和AD9635之間提供緩沖器，以防止信號(hào)在關(guān)鍵采樣期間干擾轉(zhuǎn)換器輸入。

七、總結(jié)

AD9635以其低功耗、高性能、靈活性和易用性等優(yōu)點(diǎn)，成為電子工程師在設(shè)計(jì)中值得信賴的選擇。在實(shí)際應(yīng)用中，我們需要充分考慮其各項(xiàng)特性和設(shè)計(jì)注意事項(xiàng)，以實(shí)現(xiàn)最佳的系統(tǒng)性能。各位工程師在使用AD9635的過(guò)程中，有沒(méi)有遇到什么獨(dú)特的問(wèn)題或解決方案呢？歡迎在評(píng)論區(qū)分享交流。