深入解析LTC2335 - 18：高性能18位ADC的卓越之選

在電子工程師的日常工作中，模擬 - 數(shù)字轉(zhuǎn)換器（ADC）是至關(guān)重要的組件，它直接影響著系統(tǒng)的性能和精度。今天，我們就來(lái)深入探討一款性能卓越的18位ADC——LTC2335 - 18。

文件下載：LTC2335-18.pdf

一、產(chǎn)品概述

LTC2335 - 18是一款18位、低噪聲、8通道復(fù)用逐次逼近寄存器（SAR）ADC，具有差分、寬共模輸入范圍的特點(diǎn)。它采用5V低壓電源和靈活的高壓電源（通常為±15V），并集成了低漂移參考和緩沖器（ (V_{REFBUF }=4.096V) ）。這款A(yù)DC的獨(dú)特之處在于其SoftSpan技術(shù)，它可以在每次轉(zhuǎn)換時(shí)配置為接受±10.24V、0V至10.24V、±5.12V或0V至5.12V的信號(hào)，還能通過(guò)編程實(shí)現(xiàn)自動(dòng)循環(huán)遍歷一系列通道和范圍，無(wú)需用戶額外干預(yù)。

二、關(guān)鍵特性亮點(diǎn)

2.1 高精度與高分辨率

• INL誤差小：最大±3LSB的積分非線性（INL），確保了在±10.24V范圍內(nèi)的高精度轉(zhuǎn)換。
• 無(wú)丟失碼：保證18位分辨率下無(wú)丟失碼，為數(shù)據(jù)的準(zhǔn)確性提供了堅(jiān)實(shí)保障。

  2.2 出色的動(dòng)態(tài)性能

• 高SNR：典型的單轉(zhuǎn)換信噪比（SNR）達(dá)到96.7dB，有效降低了噪聲對(duì)信號(hào)的干擾。
• 低THD：在 (f_{IN}=2kHz) 時(shí)，總諧波失真（THD）典型值為 - 109dB，減少了諧波對(duì)信號(hào)質(zhì)量的影響。

  2.3 寬輸入范圍與高共模抑制

• 寬輸入共模范圍：允許ADC直接數(shù)字化各種信號(hào)，簡(jiǎn)化了信號(hào)鏈設(shè)計(jì)。
• 高CMRR：典型的共模抑制比（CMRR）為118dB，有效抑制了共模信號(hào)的干擾。

  2.4 靈活的接口與低功耗

• 雙接口選擇：支持引腳可選的SPI CMOS（1.8V至5V）和LVDS串行接口，能與不同的微控制器和FPGA進(jìn)行良好通信。
• 低功耗設(shè)計(jì)：在1Msps吞吐量下，典型功耗為180mW，還提供了可選的休眠和掉電模式，進(jìn)一步降低了功耗。

三、技術(shù)參數(shù)詳解

3.1 輸入特性

LTC2335 - 18的模擬輸入引腳可以在較寬的共模輸入范圍內(nèi)采樣電壓差（ (V{IN^+}-V{IN^-}) ），并通過(guò)高CMRR抑制共模信號(hào)。每個(gè)通道的模擬輸入可以用等效電路模型表示，在采集開(kāi)始時(shí)，40pF的采樣電容通過(guò)約600Ω的導(dǎo)通電阻連接到模擬輸入引腳。在不同的SoftSpan范圍內(nèi)，它可以處理雙極性和單極性輸入信號(hào)，輸出數(shù)據(jù)格式分別為二進(jìn)制補(bǔ)碼和直二進(jìn)制。

3.2 參考配置

該ADC支持三種參考配置：

• 內(nèi)部參考與內(nèi)部緩沖器：使用片上低噪聲、低漂移的帶隙參考，輸出2.048V，經(jīng)過(guò)參考緩沖器放大后在REFBUF引腳輸出4.096V。
• 外部參考與內(nèi)部緩沖器：通過(guò)外部參考源驅(qū)動(dòng)REFIN引腳，可獲得更精確和低漂移的參考電壓。
• 外部參考且禁用內(nèi)部緩沖器：接地REFIN以禁用內(nèi)部緩沖器，用外部參考電壓驅(qū)動(dòng)REFBUF引腳，可實(shí)現(xiàn)最大輸入信號(hào)擺幅和SNR。

3.3 時(shí)序與控制

• CNV時(shí)序：CNV引腳的上升沿觸發(fā)采樣和轉(zhuǎn)換，轉(zhuǎn)換開(kāi)始后除非復(fù)位否則不能提前終止。為了獲得最佳性能，應(yīng)使用干凈、低抖動(dòng)的信號(hào)驅(qū)動(dòng)CNV，并避免在CNV上升沿前后的信號(hào)線上出現(xiàn)過(guò)渡。
• 內(nèi)部轉(zhuǎn)換時(shí)鐘：內(nèi)部時(shí)鐘經(jīng)過(guò)校準(zhǔn)，最大轉(zhuǎn)換時(shí)間為550ns，最小采集時(shí)間為420ns，保證了1Msps的吞吐量。
• 休眠模式：轉(zhuǎn)換完成后，可將ADC置于休眠模式以降低功耗。在休眠模式下，部分電路關(guān)閉，再次啟動(dòng)轉(zhuǎn)換時(shí)，需將CNV拉低并保持至少420ns。
• 掉電模式：將PD引腳置高，ADC進(jìn)入掉電模式，轉(zhuǎn)換請(qǐng)求被忽略。退出掉電模式時(shí)，需將PD引腳置低，并等待至少10ms（使用內(nèi)部參考緩沖器時(shí)需等待200ms）才能啟動(dòng)轉(zhuǎn)換。
• 復(fù)位時(shí)序：連續(xù)兩次將PD引腳置高且中間無(wú)轉(zhuǎn)換操作，可觸發(fā)全局復(fù)位，使ADC恢復(fù)到默認(rèn)狀態(tài)。

3.4 數(shù)字接口

LTC2335 - 18具有CMOS和LVDS串行接口，可通過(guò)LVDS/CMOS引腳選擇。

• 串行CMOS I/O模式：數(shù)據(jù)總線包括SCKI、SDI、SCKO和SDO。在數(shù)據(jù)事務(wù)窗口內(nèi)，通過(guò)SDI輸入控制字配置SoftSpan范圍和通道，SDO輸出24位數(shù)據(jù)包，包含轉(zhuǎn)換結(jié)果和配置信息。
• 串行LVDS I/O模式：采用差分信號(hào)對(duì)傳輸信息，數(shù)據(jù)總線包括SCKI、SDI、SCKO和SDO。同樣在數(shù)據(jù)事務(wù)窗口內(nèi)進(jìn)行配置和數(shù)據(jù)傳輸，支持高達(dá)250MHz（500Mbps）的SCKI頻率。

四、應(yīng)用場(chǎng)景與電路設(shè)計(jì)

4.1 應(yīng)用場(chǎng)景

LTC2335 - 18適用于多種需要寬動(dòng)態(tài)范圍和高精度的高壓應(yīng)用，如可編程邏輯控制器、工業(yè)過(guò)程控制、電力線監(jiān)測(cè)以及測(cè)試測(cè)量等領(lǐng)域。

4.2 電路設(shè)計(jì)要點(diǎn)

• 輸入驅(qū)動(dòng)電路：為了確保采樣電容在采集期間能夠穩(wěn)定到新的輸入引腳電壓，外部電路應(yīng)能夠提供足夠的電流。對(duì)于高阻抗源，建議使用緩沖放大器來(lái)驅(qū)動(dòng)模擬輸入，以保證采集期間的充分穩(wěn)定，并優(yōu)化ADC的線性度和失真性能。
• 輸入濾波：為了減少輸入信號(hào)的噪聲和失真，應(yīng)在緩沖放大器之前使用低帶寬濾波器進(jìn)行濾波。在緩沖器輸出端，由600Ω采樣開(kāi)關(guān)導(dǎo)通電阻和40pF采樣電容組成的低通RC濾波器可限制輸入帶寬，同時(shí)選擇低噪聲密度的緩沖放大器可減少SNR的下降。
• 緩沖任意和全差分模擬輸入信號(hào)：由于LTC2335 - 18具有寬共模輸入范圍和高CMRR，可在信號(hào)源和ADC輸入引腳之間插入兩個(gè)單位增益緩沖器，以確保采樣網(wǎng)絡(luò)在ADC采集時(shí)間內(nèi)達(dá)到18位分辨率。
• 緩沖單端模擬輸入信號(hào)：當(dāng)單端信號(hào)參考電平具有低阻抗且不需要緩沖時(shí)，可使用簡(jiǎn)化的電路，減少元件數(shù)量、功耗和由于驅(qū)動(dòng)噪聲引起的SNR下降。

五、總結(jié)

LTC2335 - 18以其高精度、高動(dòng)態(tài)性能、寬輸入范圍、靈活的接口和低功耗等優(yōu)點(diǎn)，成為了眾多高壓應(yīng)用的理想選擇。在實(shí)際設(shè)計(jì)中，工程師們需要根據(jù)具體的應(yīng)用需求合理選擇參考配置、輸入驅(qū)動(dòng)電路和濾波方案，同時(shí)注意PCB布局和時(shí)序控制，以充分發(fā)揮這款A(yù)DC的性能優(yōu)勢(shì)。希望通過(guò)本文的介紹，能幫助大家更好地了解和應(yīng)用LTC2335 - 18，在電子設(shè)計(jì)中取得更出色的成果。大家在使用過(guò)程中有什么疑問(wèn)或者獨(dú)特的經(jīng)驗(yàn)，歡迎在評(píng)論區(qū)分享交流。