AD6672中頻接收器：性能卓越，應(yīng)用廣泛

在當(dāng)今通信技術(shù)飛速發(fā)展的時(shí)代，高性能的中頻接收器對(duì)于各種通信系統(tǒng)的穩(wěn)定運(yùn)行至關(guān)重要。AD6672作為一款由Analog Devices推出的11位中頻接收器，憑借其出色的性能和豐富的功能，在通信領(lǐng)域得到了廣泛的應(yīng)用。本文將對(duì)AD6672進(jìn)行詳細(xì)介紹，希望能為電子工程師們?cè)?a href="http://www.makelele.cn/soft/data/61-62/" target="_blank">設(shè)計(jì)相關(guān)系統(tǒng)時(shí)提供有價(jià)值的參考。

文件下載：AD6672.pdf

一、產(chǎn)品概述

AD6672是一款具有高達(dá)250 MSPS采樣速度的11位中頻接收器，專(zhuān)為滿足通信應(yīng)用中低成本、小尺寸、寬帶寬和多功能的需求而設(shè)計(jì)。它集成了噪聲整形重新量化器（NSR），能夠在特定頻段內(nèi)實(shí)現(xiàn)更高的信噪比（SNR）。該產(chǎn)品采用32引腳、符合RoHS標(biāo)準(zhǔn)的LFCSP封裝，工作溫度范圍為 -40°C至 +85°C，并且受到美國(guó)專(zhuān)利的保護(hù)。

二、產(chǎn)品特性

2.1 高性能ADC

AD6672集成了11位、250 MSPS的ADC，具備出色的直流和交流性能。在直流性能方面，其分辨率為11位，保證無(wú)漏碼，偏移誤差和增益誤差控制在一定范圍內(nèi)，溫度漂移也較小。在交流性能方面，當(dāng)NSR禁用時(shí)，在不同輸入頻率下SNR可達(dá)66.4 dBFS至66.6 dBFS，SFDR可達(dá)87 dBc至89 dBc；當(dāng)NSR啟用時(shí)，在不同帶寬模式下SNR和SFDR性能進(jìn)一步提升。

2.2 靈活的電源和時(shí)鐘設(shè)計(jì)

• 電源：采用單1.8 V電源供電，同時(shí)為數(shù)字輸出驅(qū)動(dòng)器提供獨(dú)立的電源，支持LVDS輸出，降低了電源設(shè)計(jì)的復(fù)雜度。
• 時(shí)鐘：內(nèi)置1至8的整數(shù)時(shí)鐘分頻器，支持高達(dá)625 MHz的輸入時(shí)鐘，能夠適應(yīng)不同的時(shí)鐘源。此外，還配備了占空比穩(wěn)定器（DCS），可補(bǔ)償ADC時(shí)鐘占空比的變化，保證轉(zhuǎn)換器的性能。

2.3 噪聲整形重新量化器（NSR）

NSR功能是AD6672的一大亮點(diǎn)，它允許在Nyquist帶寬的子集內(nèi)保持高于11位的SNR。提供22% BW NSR模式（在250 MSPS時(shí)帶寬為55 MHz）和33% BW NSR模式（在250 MSPS時(shí)帶寬大于82 MHz）兩種帶寬模式，用戶可以通過(guò)SPI端口進(jìn)行選擇和調(diào)整，以滿足不同應(yīng)用場(chǎng)景的需求。

2.4 標(biāo)準(zhǔn)串行端口接口（SPI）

SPI接口為用戶提供了靈活的配置選項(xiàng)，支持多種產(chǎn)品特性和功能，如數(shù)據(jù)格式選擇（偏移二進(jìn)制、二進(jìn)制補(bǔ)碼或格雷編碼）、時(shí)鐘DCS啟用、電源管理、測(cè)試模式和電壓參考模式等。通過(guò)SPI，用戶可以方便地對(duì)AD6672進(jìn)行編程和控制。

三、工作原理

3.1 ADC架構(gòu)

AD6672的架構(gòu)由前端采樣保持電路和流水線式開(kāi)關(guān)電容ADC組成。量化輸出在數(shù)字校正邏輯中組合成最終的11位結(jié)果。流水線架構(gòu)允許第一級(jí)處理新的輸入樣本，其余級(jí)處理先前的樣本，采樣發(fā)生在時(shí)鐘的上升沿。

3.2 模擬輸入考慮

• 輸入電路：模擬輸入是一個(gè)差分開(kāi)關(guān)電容電路，設(shè)計(jì)用于處理差分輸入信號(hào)時(shí)達(dá)到最佳性能。在采樣模式下，信號(hào)源需要能夠在半個(gè)時(shí)鐘周期內(nèi)對(duì)采樣電容充電并穩(wěn)定。
• 輸入匹配：為了獲得最佳動(dòng)態(tài)性能，需要匹配驅(qū)動(dòng)VIN+和VIN - 的源阻抗，并對(duì)輸入進(jìn)行差分平衡。
• 輸入共模：AD6672的模擬輸入沒(méi)有內(nèi)部直流偏置，在交流耦合應(yīng)用中，用戶需要外部提供偏置。建議將VCM設(shè)置為0.5 × AVDD（即0.9 V）以獲得最佳性能。

3.3 時(shí)鐘輸入

• 時(shí)鐘信號(hào)：為了獲得最佳性能，CLK+和CLK - 應(yīng)采用差分信號(hào)時(shí)鐘。時(shí)鐘信號(hào)可以是CMOS、LVDS、LVPECL或正弦波信號(hào)，但時(shí)鐘源的抖動(dòng)是需要重點(diǎn)關(guān)注的因素。
• 時(shí)鐘分頻：內(nèi)部時(shí)鐘分頻器可以將輸入時(shí)鐘除以1至8的整數(shù)，除1以外的分頻比默認(rèn)啟用DCS。
• 占空比穩(wěn)定：DCS可以重新定時(shí)非采樣（下降）邊緣，提供標(biāo)稱(chēng)50%占空比的內(nèi)部時(shí)鐘信號(hào)，減少時(shí)鐘占空比對(duì)性能的影響。

四、應(yīng)用領(lǐng)域

4.1 通信系統(tǒng)

AD6672適用于各種通信系統(tǒng)，如多樣性無(wú)線電和智能天線（MIMO）系統(tǒng)、多模式數(shù)字接收器（3G）、WCDMA、LTE、CDMA2000、WiMAX、TD - SCDMA等。其高性能和靈活性能夠滿足這些系統(tǒng)對(duì)信號(hào)處理的要求。

4.2 I/Q解調(diào)系統(tǒng)

在I/Q解調(diào)系統(tǒng)中，AD6672可以對(duì)中頻信號(hào)進(jìn)行數(shù)字化處理，為后續(xù)的解調(diào)算法提供高質(zhì)量的數(shù)字信號(hào)。

4.3 通用軟件無(wú)線電

通用軟件無(wú)線電需要高性能的ADC來(lái)實(shí)現(xiàn)信號(hào)的采集和處理，AD6672的高采樣速度和出色的性能使其成為該領(lǐng)域的理想選擇。

五、設(shè)計(jì)指南

5.1 電源和接地

建議使用兩個(gè)獨(dú)立的1.8 V電源，分別為模擬部分（AVDD）和數(shù)字輸出部分（DRVDD）供電。同時(shí)，使用多個(gè)去耦電容覆蓋高低頻，將電容放置在靠近PCB板電源入口和芯片引腳的位置，以減少走線長(zhǎng)度。采用單一PCB接地平面，并進(jìn)行合理的分區(qū)，可實(shí)現(xiàn)最佳性能。

5.2 散熱設(shè)計(jì)

必須將ADC底部的暴露焊盤(pán)連接到模擬地（AGND），以實(shí)現(xiàn)最佳的電氣和熱性能。在PCB上使用連續(xù)的暴露銅平面與暴露焊盤(pán)匹配，并通過(guò)多個(gè)過(guò)孔實(shí)現(xiàn)低電阻的熱路徑。

5.3 VCM引腳

使用0.1 μF電容將VCM引腳接地，以穩(wěn)定模擬輸入的共模電壓。

5.4 SPI端口

在需要轉(zhuǎn)換器全動(dòng)態(tài)性能的時(shí)期，SPI端口不應(yīng)處于活動(dòng)狀態(tài)。如果板載SPI總線用于其他設(shè)備，可能需要在總線和AD6672之間提供緩沖器，以防止信號(hào)在關(guān)鍵采樣期間在轉(zhuǎn)換器輸入引腳處發(fā)生轉(zhuǎn)換。

六、總結(jié)

AD6672作為一款高性能的中頻接收器，具有出色的性能、靈活的配置選項(xiàng)和廣泛的應(yīng)用領(lǐng)域。電子工程師在設(shè)計(jì)通信系統(tǒng)、I/Q解調(diào)系統(tǒng)和通用軟件無(wú)線電等應(yīng)用時(shí)，可以考慮使用AD6672來(lái)滿足系統(tǒng)對(duì)信號(hào)處理的要求。同時(shí)，在設(shè)計(jì)過(guò)程中，需要遵循相關(guān)的設(shè)計(jì)指南，以確保AD6672能夠發(fā)揮出最佳性能。你在使用AD6672的過(guò)程中遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。