ADP5070：高性能雙路DC - DC調節(jié)器的卓越之選

在電子設計領域，電源管理芯片的性能往往決定了整個系統(tǒng)的穩(wěn)定性和效率。今天，我們就來深入探討一下Analog Devices推出的ADP5070，一款高性能的雙路DC - DC調節(jié)器。

文件下載：ADP5070CP-EVALZ.pdf

一、ADP5070概述

ADP5070是一款能夠獨立調節(jié)正、負輸出軌的雙路高性能DC - DC調節(jié)器。其輸入電壓范圍為2.85 V至15 V，這一寬泛的范圍使得它能夠適用于各種不同的應用場景。通過集成主開關，它可以生成最高達+39 V的可調正輸出電壓，以及最低至輸入電壓以下39 V的負輸出電壓。

（一）關鍵特性

1. 寬輸入電壓范圍：2.85 V至15 V的輸入電壓范圍，為不同電源環(huán)境提供了良好的兼容性。
2. 獨立輸出調節(jié)：能夠獨立調節(jié)正輸出 (V{POS}) 和負輸出 (V{NEG})，滿足多樣化的電源需求。
3. 可調節(jié)輸出：正輸出可調節(jié)至39 V，負輸出可調節(jié)至 (V_{IN} - 39 V)。
4. 多種工作模式：具備1.2 MHz/2.4 MHz的開關頻率，還可選擇從1.0 MHz至2.6 MHz的外部頻率同步，為不同應用場景提供靈活的選擇。
5. 安全保護機制：擁有UVLO（欠壓鎖定）、OCP（過流保護）、OVP（過壓保護）和TSD（熱關斷）等多種保護功能，確保芯片在各種異常情況下的安全運行。

（二）應用領域

ADP5070適用于多種應用場景，如雙極放大器、ADC、DAC和多路復用器、電荷耦合器件（CCD）偏置電源、光模塊電源以及RF功率放大器（PA）偏置等。

二、工作原理

（一）PWM模式

ADP5070的升壓和反相調節(jié)器在固定頻率下工作，由內部振蕩器設定。在每個振蕩器周期開始時，MOSFET開關導通，電感電流增加，直到電流感測信號達到峰值電感電流閾值，開關關閉。在MOSFET關斷期間，電感電流通過外部二極管下降，直到下一個振蕩器時鐘脈沖開始新的周期。通過調整峰值電感電流閾值來調節(jié)輸出電壓。

（二）PSM模式

在輕載運行時，調節(jié)器可以跳過脈沖以維持輸出電壓調節(jié)，從而提高設備效率。

（三）欠壓鎖定（UVLO）

欠壓鎖定電路會監(jiān)測 (PVINSYS) 引腳的電壓水平。當輸入電壓低于 (V{UVLO_FALLING}) 閾值時，兩個調節(jié)器都會關閉；當 (PVINSYS) 引腳電壓上升到 (V{UVLO_RISING}) 閾值以上時，軟啟動周期開始，調節(jié)器啟用。

（四）振蕩器和同步

ADP5070的升壓調節(jié)器 (SW1) 引腳和反相調節(jié)器 (SW2) 引腳以180°異相驅動，可降低峰值電流消耗和噪聲?；阪i相環(huán)（PLL）的振蕩器生成內部時鐘，提供兩種內部生成的頻率選項或外部時鐘同步。通過 (SYNC/FREQ) 引腳可以配置開關頻率。

三、關鍵特性詳解

（一）精確使能

ADP5070為升壓和反相調節(jié)器分別配備了使能引腳 (EN1) 和 (EN2)。這些使能引腳具有精確的使能電路和準確的參考電壓，方便與其他電源進行時序控制，也可通過電阻分壓器用作可編程的欠壓鎖定輸入。當使能引腳的電壓大于 (V_{TH_H}) 參考電平時，調節(jié)器啟用。

（二）軟啟動

每個調節(jié)器都包含軟啟動電路，在啟動期間以受控方式提升輸出電壓，從而限制浪涌電流。當 (SS) 引腳開路時，軟啟動時間內部設置為最快速率；通過在 (SS) 和 (AGND) 之間連接電阻，可以調整軟啟動延遲。

（三）壓擺率控制

ADP5070采用可編程輸出驅動器壓擺率控制電路，通過調整 (SLEW) 引腳的連接方式，可以改變開關節(jié)點的壓擺率，從而減少振鈴和降低EMI。不過，壓擺率控制會在效率和低EMI之間進行權衡。

（四）電流限制保護

升壓和反相調節(jié)器都包含電流限制保護電路，用于限制通過MOSFET開關的正向電流。當在過載或短路情況下，峰值電感電流在多個時鐘周期內超過過流限制閾值時，調節(jié)器進入打嗝模式，停止開關操作，經過 (t_{HICCUP}) 時間后重新啟動軟啟動周期，直到過流情況消除。

（五）過壓保護

升壓和反相調節(jié)器的 (FB1) 和 (FB2) 引腳都有過壓保護機制。在升壓調節(jié)器中，當 (FB1) 引腳電壓超過 (V{OV1}) 閾值時， (SW1) 停止開關，直到電壓降至閾值以下；在反相調節(jié)器中，當 (FB2) 引腳電壓低于 (V{OV2}) 閾值時，開關停止，直到電壓上升到閾值以上（此功能在軟啟動期結束后啟用）。

（六）熱關斷

當ADP5070的結溫超過 (T{SHDN}) 時，熱關斷電路會關閉IC。為避免頻繁開關，還設置了遲滯，只有當芯片溫度降至 (T{SHDN} - T_{HYS}) 以下時，才會重新啟動，并對每個啟用的通道進行軟啟動。

（七）啟動序列

ADP5070實現(xiàn)了靈活的啟動序列，可通過 (SEQ) 引腳實現(xiàn)三種不同的使能模式：

1. 手動使能模式：將 (SEQ) 引腳開路，升壓和反相調節(jié)器分別由各自的精確使能引腳控制。
2. 同時使能模式：將 (SEQ) 引腳連接到 (V_{REG}) 引腳，當 (EN2) 引腳置高時，兩個調節(jié)器同時上電。
3. 順序使能模式：將 (SEQ) 引腳拉低，通過 (EN1) 或 (EN2) 引腳可以先啟用 (V{POS}) 或 (V{NEG})，另一個引腳保持低電平。當主電源完成軟啟動且反饋電壓達到目標值的約85%時，輔助電源啟用。

四、應用信息

（一）ADIsimPower設計工具

ADP5070得到了ADIsimPower設計工具集的支持。該工具集可以根據(jù)特定的設計目標生成完整的電源設計，包括原理圖、物料清單，并能在幾分鐘內計算性能。它可以在考慮IC和所有實際外部組件的工作條件和限制的情況下，優(yōu)化設計的成本、面積、效率和零件數(shù)量。

（二）組件選擇

1. 反饋電阻：通過外部電阻分壓器設置輸出電壓，為減少反饋偏置電流對輸出電壓精度的影響，應確保分壓器中的電流至少是 (I{FB1}) 或 (I{FB2}) 的10倍。
2. 輸出電容器：較高的輸出電容值可以降低輸出電壓紋波并改善負載瞬態(tài)響應。選擇時要考慮電容在溫度和直流偏置下的電容損失，推薦使用X5R或X7R電介質的陶瓷電容。
3. 輸入電容器：較高值的輸入電容有助于減少輸入電壓紋波并改善瞬態(tài)響應，應將輸入電容盡可能靠近 (PVINSYS)、 (PVIN1) 和 (PVIN2) 引腳放置，推薦使用低ESR電容。
4. VREG和VREF電容器：在 (V{REG}) 和 (AGND) 之間需要一個1.0 μF的陶瓷電容 (C{VREG})，在 (V{REF}) 和 (AGND) 之間需要一個1.0 μF的陶瓷電容 (C{VREF})。
5. 軟啟動電阻：在 (SS) 引腳和 (AGND) 引腳之間連接電阻可以增加軟啟動時間，軟啟動時間可在4 ms（268 kΩ）至32 ms（50 kΩ）之間設置。
6. 二極管：推薦使用低結電容的肖特基二極管，當輸出電壓高于5 V時，結電容小于40 pF的二極管更優(yōu)。
7. 電感器選擇：升壓和反相調節(jié)器的電感器推薦電感值在1 μH至22 μH之間，以平衡電感電流紋波和效率之間的關系。

（三）環(huán)路補償

ADP5070使用外部組件來補償調節(jié)器環(huán)路，以優(yōu)化環(huán)路動態(tài)。推薦使用ADIsimPower工具計算補償組件。升壓和反相調節(jié)器的反饋環(huán)路中都存在右半平面零點，需要補償調節(jié)器，使交叉頻率遠低于右半平面零點的頻率。

（四）常見應用

文檔中列出了一些常見的組件選擇，適用于典型的 (V{IN}) 和 (V{OUT}) 條件。在配對升壓和反相調節(jié)器的物料清單時，應選擇相同的 (V_{IN}) 和開關頻率。為優(yōu)化應用組件，建議使用ADIsimPower工具集。

（五）SEPIC升壓/降壓操作

SEPIC操作允許正輸出通道產生高于或低于 (V_{IN}) 的電壓，支持獨立電感器和耦合電感器。ADIsimPower工具集支持SEPIC設計。

（六）布局考慮

布局對于所有開關調節(jié)器都很重要，特別是對于高開關頻率的調節(jié)器。為實現(xiàn)高效率、良好的調節(jié)、穩(wěn)定性和低噪聲，需要精心設計PCB布局。具體要點包括：

1. 輸入旁路電容 (C_{IN1}) 應靠近 (PVIN1)、 (PVIN2) 和 (PVINSYS) 引腳，每個引腳單獨連接到電容焊盤，以減少電源輸入之間的噪聲耦合。
2. 高電流路徑應盡可能短，包括 (C{IN1})、 (L1)、 (L2)、 (D1)、 (D2)、 (C{OUT1})、 (C_{OUT2}) 和 (PGND) 與ADP5070的連接。
3. (AGND) 和 (PGND) 在電路板頂層應分開，避免 (AGND) 受到開關噪聲的污染。
4. 高電流走線應盡可能短而寬，以減少寄生串聯(lián)電感，降低尖峰和電磁干擾（EMI）。
5. 避免在連接到 (SW1) 和 (SW2) 引腳的節(jié)點或電感 (L1) 和 (L2) 附近布置高阻抗走線，防止輻射開關噪聲注入。
6. 反饋電阻應盡可能靠近 (FB1) 和 (FB2) 引腳，以防止高頻開關噪聲注入。
7. 補償組件應盡可能靠近 (COMP1) 和 (COMP2) 引腳，避免與反饋電阻共用接地過孔，防止高頻噪聲耦合到敏感的 (COMP1) 和 (COMP2) 引腳。
8. (C{VREF}) 和 (C{VREG}) 電容應盡可能靠近 (V{REG}) 和 (V{REF}) 引腳，確保 (V{REF}) 和 (R{FB2}) 之間使用短走線。

五、總結

ADP5070憑借其豐富的功能和卓越的性能，為電子工程師在電源管理設計中提供了一個強大的工具。無論是從其靈活的啟動序列、多樣的保護機制，還是從其對不同組件的支持和優(yōu)化設計工具來看，都能滿足各種復雜應用的需求。在實際設計中，我們需要根據(jù)具體的應用場景，合理選擇組件和優(yōu)化布局，以充分發(fā)揮ADP5070的優(yōu)勢。各位工程師在使用過程中，是否也遇到過一些獨特的挑戰(zhàn)呢？歡迎在評論區(qū)分享你的經驗和見解。