24AA014/24LC014：高性能串行EEPROM的深度解析

在電子工程師的日常工作中，選擇合適的存儲芯片是一項至關(guān)重要的任務(wù)。Microchip Technology Inc.推出的24AA014/24LC014串行EEPROM，憑借其卓越的性能和廣泛的適用性，在眾多存儲解決方案中脫穎而出。今天，我們就來深入了解一下這款芯片。

文件下載：24AA014-I SN.pdf

一、產(chǎn)品概述

24AA014/24LC014是一款1 Kbit的串行電可擦除PROM，最低可在1.7V電壓下工作。它采用低功耗CMOS技術(shù)，典型待機電流僅為1 μA，典型工作電流為1 mA，非常適合對功耗要求較高的應(yīng)用場景。芯片組織為一個128 x 8位的單塊存儲器，具備硬件寫保護功能，采用2線串行接口總線，與I2C?兼容，支持100 kHz和400 kHz時鐘頻率。此外，它還擁有16字節(jié)的頁寫緩沖區(qū)，自定時寫周期（包括自動擦除），最大寫周期時間為5 ms，地址線允許總線上連接多達八個設(shè)備，擦除/寫入循環(huán)次數(shù)高達1,000,000次，ESD保護大于4,000V，數(shù)據(jù)保留時間超過200年。

二、產(chǎn)品特性

1. 電源與功耗：單電源供電，最低工作電壓可達1.7V，典型待機電流1 μA，典型工作電流1 mA，滿足低功耗設(shè)計需求。
2. 存儲結(jié)構(gòu)：組織為128 x 8位的單塊存儲器，方便數(shù)據(jù)存儲和管理。
3. 接口兼容性：2線串行接口總線，與I2C?兼容，支持100 kHz和400 kHz時鐘頻率，便于與其他設(shè)備進行通信。
4. 寫保護功能：具備硬件寫保護功能，可對整個陣列進行寫保護，增強數(shù)據(jù)安全性。
5. 頁寫功能：支持頁寫操作，頁寫緩沖區(qū)可達16字節(jié)，提高數(shù)據(jù)寫入效率。
6. 耐用性：擦除/寫入循環(huán)次數(shù)高達1,000,000次，數(shù)據(jù)保留時間超過200年，保證了芯片的長期穩(wěn)定性。
7. 封裝形式：提供8 - 引腳PDIP、SOIC、TSSOP、DFN、TDFN和MSOP封裝，以及6 - 引腳SOT - 23封裝，滿足不同應(yīng)用場景的需求。
8. 環(huán)保特性：無鉛且符合RoHS標準，符合環(huán)保要求。
9. 溫度范圍：可在擴展溫度范圍內(nèi)工作，工業(yè)級（I）為 - 40°C至 + 85°C，汽車級（E）為 - 40°C至 + 125°C。

三、電氣特性

3.1 絕對最大額定值

• VCC：6.5V
• 所有輸入和輸出相對于VSS： - 0.6V至VCC + 1.0V
• 存儲溫度： - 65°C至 + 150°C
• 通電時的環(huán)境溫度： - 40°C至 + 125°C
• 所有引腳的ESD保護：≥ 4 kV

3.2 DC規(guī)格

• 高電平輸入電壓（VIH）：0.7 VCC
• 低電平輸入電壓（VIL）：0.3 VCC（VCC < 2.5V時為0.2 VCC）
• 施密特觸發(fā)器輸入滯后（VHYS）：0.05 VCC
• 低電平輸出電壓（VOL）：0.40 V（IOL = 3.0 mA，VCC = 2.5V）
• 輸入泄漏電流（ILI）：±1 μA
• 輸出泄漏電流（ILO）：±1 μA
• 引腳電容（CIN, COUT）：10 pF（VCC = 5.5V，TA = 25°C，F(xiàn)CLK = 1 MHz）
• 寫操作電流（ICC write）：典型0.1 mA，最大3 mA（VCC = 5.5V，SCL = 400 kHz）
• 讀操作電流（ICC read）：典型0.05 mA，最大1 mA
• 待機電流（ICCS）：工業(yè)級為0.01 - 1 μA，汽車級為5 μA（SDA = SCL = VCC，A0, A1, A2, WP = VSS）

3.3 AC規(guī)格

• 時鐘頻率（FCLK）：1.7V ≤ Vcc < 1.8V時為100 kHz，1.8V ≤ Vcc ≤ 5.5V時為400 kHz
• 時鐘高時間（THIGH）：1.7V ≤ Vcc < 1.8V時為4000 ns，1.8V ≤ Vcc ≤ 5.5V時為600 ns
• 時鐘低時間（TLOW）：1.7V ≤ Vcc < 1.8V時為4700 ns，1.8V ≤ Vcc ≤ 5.5V時為1300 ns
• SDA和SCL上升時間（TR）：1.7V ≤ Vcc < 1.8V時為1000 ns，1.8V ≤ Vcc ≤ 5.5V時為300 ns
• SDA和SCL下降時間（TF）：1.7V ≤ Vcc < 1.8V時為1000 ns，1.8V ≤ Vcc ≤ 5.5V時為300 ns
• 起始條件保持時間（THD:STA）：1.7V ≤ Vcc < 1.8V時為4000 ns，1.8V ≤ Vcc ≤ 5.5V時為600 ns
• 起始條件建立時間（TSU:STA）：1.7V ≤ Vcc < 1.8V時為4700 ns，1.8V ≤ Vcc ≤ 5.5V時為600 ns
• 數(shù)據(jù)輸入保持時間（THD:DAT）：0 ns
• 數(shù)據(jù)輸入建立時間（TSU:DAT）：1.7V ≤ Vcc < 1.8V時為250 ns，1.8V ≤ Vcc ≤ 5.5V時為100 ns
• 停止條件建立時間（TSU:STO）：1.7V ≤ Vcc < 1.8V時為4000 ns，1.8V ≤ Vcc ≤ 5.5V時為600 ns
• WP建立時間（TSU:WP）：1.7V ≤ Vcc < 1.8V時為4000 ns，1.8V ≤ Vcc ≤ 5.5V時為600 ns
• WP保持時間（THD:WP）：1.7V ≤ Vcc < 1.8V時為4700 ns，1.8V ≤ Vcc ≤ 5.5V時為600 ns
• 輸出有效時間（TAA）：1.7V ≤ Vcc < 1.8V時為3500 ns，1.8V ≤ Vcc ≤ 5.5V時為900 ns
• 總線空閑時間（TBUF）：1.7V ≤ Vcc < 1.8V時為4700 ns，1.8V ≤ Vcc ≤ 5.5V時為1300 ns
• 輸入濾波尖峰抑制（TSP）：50 ns
• 寫周期時間（TWC）：5 ms
• 耐久性：1M次循環(huán)（25°C，Vcc = 5.5V，塊模式）

四、引腳描述

4.1 A0, A1, A2 芯片地址輸入

用于多設(shè)備操作，通過不同的芯片選擇位組合，最多可將八個設(shè)備連接到同一總線上（SOT - 23設(shè)備最多可連接四個）。這些輸入必須連接到VCC或VSS，在大多數(shù)應(yīng)用中，通常硬連線到邏輯‘0’或邏輯‘1’。

4.2 串行數(shù)據(jù)（SDA）

雙向引腳，用于傳輸?shù)刂泛蛿?shù)據(jù)。由于是開漏終端，SDA總線需要一個上拉電阻連接到VCC（100 kHz時典型值為10 kΩ，400 kHz時為2 kΩ）。數(shù)據(jù)傳輸時，SDA僅允許在SCL低電平時改變，SCL高電平時的變化用于表示起始和停止條件。

4.3 串行時鐘（SCL）

用于同步數(shù)據(jù)傳輸。

4.4 寫保護（WP）

該引腳必須連接到VSS或VCC。連接到VSS時，允許寫操作；連接到VCC時，禁止寫操作，但不影響讀操作。SOT - 23封裝沒有WP引腳。

五、功能描述

24AA014/24LC014支持雙向2線總線和數(shù)據(jù)傳輸協(xié)議，作為從設(shè)備工作，由主設(shè)備控制總線。主設(shè)備生成串行時鐘（SCL），控制總線訪問并生成起始和停止條件。主設(shè)備和從設(shè)備都可以作為發(fā)送器或接收器，但主設(shè)備決定激活哪種模式。

六、總線特性

6.1 總線空閑狀態(tài)

數(shù)據(jù)和時鐘線都保持高電平。

6.2 數(shù)據(jù)傳輸開始

SDA線在SCL高電平時從高到低的轉(zhuǎn)換確定起始條件，所有命令必須以起始條件開始。

6.3 數(shù)據(jù)傳輸停止

SDA線在SCL高電平時從低到高的轉(zhuǎn)換確定停止條件，所有操作必須以停止條件結(jié)束。

6.4 數(shù)據(jù)有效

起始條件之后，數(shù)據(jù)線在時鐘信號高電平期間保持穩(wěn)定，表示有效數(shù)據(jù)。數(shù)據(jù)必須在時鐘信號低電平期間改變，每個時鐘脈沖傳輸一位數(shù)據(jù)。

6.5 確認

每個被尋址的接收設(shè)備在接收到每個字節(jié)后需要生成一個確認信號。主設(shè)備必須生成一個額外的時鐘脈沖與確認位相關(guān)聯(lián)。如果設(shè)備正在進行內(nèi)部編程周期，則不會生成確認位。

七、設(shè)備尋址

控制字節(jié)是主設(shè)備發(fā)送起始條件后接收的第一個字節(jié)，由四位控制代碼（對于24AA014/24LC014為‘1010’）、三位芯片選擇位（A2, A1, A0）和一位讀寫位組成。芯片選擇位允許在同一總線上使用多達八個設(shè)備，用于選擇要訪問的設(shè)備。讀寫位為‘1’時選擇讀操作，為‘0’時選擇寫操作。

7.1 多設(shè)備連續(xù)尋址

通過使用芯片選擇位A2, A1, A0，可以在同一總線上添加多達八個設(shè)備，擴展連續(xù)地址空間至8K位。對于SOT - 23封裝，最多可添加四個設(shè)備，擴展至4K位地址空間。但不能跨設(shè)備邊界順序讀取。

八、寫操作

8.1 字節(jié)寫

主設(shè)備發(fā)送起始信號后，發(fā)送設(shè)備代碼、芯片選擇位和讀寫位（邏輯低），設(shè)備在第九個時鐘脈沖時確認控制字節(jié)。主設(shè)備接著發(fā)送字地址，寫入24AA014/24LC014的地址指針。收到設(shè)備的確認信號后，主設(shè)備發(fā)送要寫入的數(shù)據(jù)字，設(shè)備再次確認，主設(shè)備生成停止條件，啟動內(nèi)部寫周期。

8.2 頁寫

寫控制字節(jié)、字地址和第一個數(shù)據(jù)字節(jié)的傳輸方式與字節(jié)寫相同，但主設(shè)備不生成停止條件，而是繼續(xù)發(fā)送最多15個額外的數(shù)據(jù)字節(jié)，這些數(shù)據(jù)暫時存儲在片上頁緩沖區(qū)，主設(shè)備發(fā)送停止條件后寫入內(nèi)存。如果發(fā)送超過16個字節(jié)，地址計數(shù)器會回繞，覆蓋之前的數(shù)據(jù)。

8.3 寫保護

WP引腳連接到VCC時，整個陣列將被寫保護；連接到VSS時，允許對所有地址位置進行寫操作。SOT - 23封裝沒有WP引腳。

九、確認輪詢

由于設(shè)備在寫周期內(nèi)不會確認，因此可以利用這一特性確定寫周期何時完成。主設(shè)備發(fā)送寫命令的停止條件后，設(shè)備啟動內(nèi)部定時寫周期，可立即開始確認輪詢。主設(shè)備發(fā)送起始條件和寫命令的控制字節(jié)，如果設(shè)備仍在忙于寫周期，則不會返回確認信號，需要重新發(fā)送起始位和控制字節(jié)；如果寫周期完成，設(shè)備將返回確認信號，主設(shè)備可以繼續(xù)進行下一個讀或?qū)懨睢?/p>

十、讀操作

10.1 當前地址讀

24AA014/24LC014包含一個地址計數(shù)器，記錄最后訪問的字地址，每次訪問后自動加1。主設(shè)備發(fā)送帶有讀寫位為‘1’的從設(shè)備地址，設(shè)備確認并發(fā)送8位數(shù)據(jù)字，主設(shè)備不確認傳輸，但生成停止條件，設(shè)備停止傳輸。

10.2 隨機讀

主設(shè)備首先發(fā)送字地址作為寫操作的一部分，設(shè)置內(nèi)部地址指針。然后發(fā)送起始條件，接著再次發(fā)送控制字節(jié)，但讀寫位設(shè)置為‘1’，設(shè)備確認并發(fā)送8位數(shù)據(jù)字，主設(shè)備不確認傳輸，但生成停止條件，設(shè)備停止傳輸。

10.3 順序讀

順序讀的起始方式與隨機讀相同，但設(shè)備發(fā)送第一個數(shù)據(jù)字節(jié)后，主設(shè)備發(fā)送確認信號，而不是停止條件，設(shè)備繼續(xù)發(fā)送下一個順序?qū)ぶ返?位字。內(nèi)部地址指針在每次操作完成后自動加1，允許在一次操作中串行讀取整個內(nèi)存內(nèi)容，地址指針會從07Fh自動回繞到000h。

十一、封裝信息

24AA014/24LC014提供多種封裝形式，包括8 - 引腳PDIP、SOIC、TSSOP、DFN、TDFN和MSOP封裝，以及6 - 引腳SOT - 23封裝。不同封裝的引腳排列和尺寸有所不同，具體信息可參考Microchip Packaging Specification。

十二、總結(jié)

24AA014/24LC014串行EEPROM以其低功耗、高耐用性、廣泛的兼容性和豐富的功能，為電子工程師提供了一個可靠的存儲解決方案。無論是工業(yè)控制、汽車電子還是消費電子等領(lǐng)域，都能找到它的用武之地。在實際應(yīng)用中，我們需要根據(jù)具體需求選擇合適的封裝和工作模式，合理使用寫保護和確認輪詢等功能，以確保數(shù)據(jù)的安全和高效傳輸。你在使用類似芯片時遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。