探索 LTC2257-12/LTC2256-12/LTC2258-12：高性能低功耗 12 位 ADC 的卓越之選

作為電子工程師，在設(shè)計(jì)中選擇合適的模數(shù)轉(zhuǎn)換器（ADC）至關(guān)重要。今天要給大家詳細(xì)介紹的是 Linear Technology 推出的 LTC2257-12/LTC2256-12/LTC2258-12 這三款 12 位 ADC，它們在性能、功耗和功能上都有著出色的表現(xiàn)，適用于多種應(yīng)用場景。

文件下載：LTC2256-12.pdf

1. 產(chǎn)品概述

LTC2258-12/LTC2257-12/LTC2256-12 是采樣 12 位 A/D 轉(zhuǎn)換器，專為數(shù)字化高頻、寬動(dòng)態(tài)范圍信號而設(shè)計(jì)。它們在通信應(yīng)用中表現(xiàn)完美，具有 71.1dB 的信噪比（SNR）和 88dB 的無雜散動(dòng)態(tài)范圍（SFDR）。超低的 0.17psRMS 抖動(dòng)允許對中頻頻率進(jìn)行欠采樣，同時(shí)具備出色的噪聲性能。

主要特性：

• 高 AC 性能：71.1dB SNR 和 88dB SFDR，確保信號轉(zhuǎn)換的高精度。
• 低功耗：分別為 79mW/47mW/34mW，適合對功耗要求較高的應(yīng)用。
• 單 1.8V 電源：簡化了電源設(shè)計(jì)。
• 多種輸出模式：CMOS、DDR CMOS 或 DDR LVDS 輸出，適應(yīng)不同的接口需求。
• 可選輸入范圍：從 1VP - P 到 2VP - P，增加了設(shè)計(jì)的靈活性。
• 豐富功能：包括 800MHz 全功率帶寬 S/H、可選數(shù)據(jù)輸出隨機(jī)化器、可選時(shí)鐘占空比穩(wěn)定器、關(guān)機(jī)和休眠模式以及串行 SPI 端口配置等。
• 引腳兼容：有 14 位和 12 位版本，便于升級或替換。
• 封裝：采用 40 引腳（6mm × 6mm）QFN 封裝。

2. 關(guān)鍵參數(shù)詳解

2.1 轉(zhuǎn)換特性

從這些參數(shù)可以看出，三款 ADC 在分辨率、線性誤差等方面表現(xiàn)穩(wěn)定，能夠滿足大多數(shù)高精度信號轉(zhuǎn)換的需求。

2.2 動(dòng)態(tài)精度

在不同輸入頻率下，三款 ADC 的 SNR、SFDR 等動(dòng)態(tài)精度指標(biāo)表現(xiàn)良好。例如，在 5MHz 輸入時(shí)，LTC2258 - 12 的典型 SNR 為 71.1dB，SFDR 為 90dB。 動(dòng)態(tài)精度指標(biāo)直接影響著 ADC 對信號的準(zhǔn)確轉(zhuǎn)換和處理能力。SNR 反映了信號與噪聲的比例關(guān)系，較高的 SNR 意味著信號更清晰，能夠更準(zhǔn)確地還原原始信號；SFDR 則體現(xiàn)了 ADC 抑制雜散信號的能力，高 SFDR 可以減少雜散信號對有用信號的干擾，提高信號的質(zhì)量和可靠性。在實(shí)際應(yīng)用中，我們需要根據(jù)具體的需求來選擇合適的 ADC，以確保系統(tǒng)能夠達(dá)到預(yù)期的性能。

2.3 電源要求

三款 ADC 在不同輸出模式下的電源要求有所不同。在 CMOS 輸出模式下，模擬電源電壓 VDD 范圍為 1.7V - 1.9V，輸出電源電壓 OVDD 范圍為 1.1V - 1.9V；在 LVDS 輸出模式下，VDD 同樣為 1.7V - 1.9V，OVDD 為 1.7V - 1.9V。同時(shí)，給出了不同模式下的電源電流和功耗數(shù)據(jù)，方便工程師進(jìn)行電源設(shè)計(jì)和功耗評估。

3. 引腳配置與功能

3.1 通用引腳

• (A{IN}^{+}) 和 (A{IN}^{-})：分別為正、負(fù)差分模擬輸入。
• GND：ADC 電源地。
• REFH 和 REFL：ADC 高、低參考，需進(jìn)行旁路電容配置。
• PAR/SER：編程模式選擇引腳，可選擇串行或并行編程模式。
• (VDD)：1.8V 模擬電源，需旁路接地。
• (ENC ^{+}) 和 (ENC^{-})：編碼輸入，轉(zhuǎn)換分別在上升沿和下降沿開始。
• CS、SCK、SDI、SDO：在串行編程模式下構(gòu)成串行接口，用于控制 A/D 操作模式；在并行編程模式下有不同的控制功能。
• OGND：輸出驅(qū)動(dòng)器地。
• OVDD：輸出驅(qū)動(dòng)器電源，需旁路接地。
• (V_{CM})：共模偏置輸出，用于偏置模擬輸入的共模電壓。
• (V_{REF})：參考電壓輸出，標(biāo)稱 1.25V，需旁路接地。
• SENSE：參考編程引腳，可選擇內(nèi)部參考和輸入范圍。

3.2 不同輸出模式下的引腳

• 全速率 CMOS 輸出模式：D0 - D11 為數(shù)字輸出，CLKOUT+ 和 CLKOUT - 為數(shù)據(jù)輸出時(shí)鐘，OF 為溢出/欠溢出數(shù)字輸出。
• 雙數(shù)據(jù)速率 CMOS 輸出模式：D0_1 - D10_11 為雙數(shù)據(jù)速率數(shù)字輸出，其他引腳功能與全速率 CMOS 模式類似。
• 雙數(shù)據(jù)速率 LVDS 輸出模式：D0_1 - /D0_1 + 到 D10_11 - /D10_11 + 為雙數(shù)據(jù)速率數(shù)字輸出，OF - /OF + 為溢出/欠溢出數(shù)字輸出，CLKOUT - /CLKOUT + 為數(shù)據(jù)輸出時(shí)鐘。

4. 應(yīng)用信息

4.1 轉(zhuǎn)換器操作

該系列 ADC 采用單 1.8V 電源供電，模擬輸入應(yīng)采用差分驅(qū)動(dòng)，編碼輸入可差分或單端驅(qū)動(dòng)以降低功耗。數(shù)字輸出有多種模式可供選擇，可通過串行 SPI 端口編程模式控制寄存器來選擇額外的功能。

4.2 模擬輸入

模擬輸入是差分 CMOS 采樣保持電路，輸入應(yīng)圍繞 (V{CM}) 輸出引腳設(shè)置的共模電壓進(jìn)行差分驅(qū)動(dòng)。對于 2V 輸入范圍，輸入應(yīng)在 (V{CM}-0.5V) 到 (V_{CM}+0.5V) 之間擺動(dòng)，且輸入之間應(yīng)有 180° 的相位差。

4.3 輸入驅(qū)動(dòng)電路

• 輸入濾波：建議在模擬輸入處設(shè)置 RC 低通濾波器，以隔離驅(qū)動(dòng)電路與 A/D 采樣保持開關(guān)，并限制驅(qū)動(dòng)電路的寬帶噪聲。
• 變壓器耦合電路：在較高輸入頻率下，采用傳輸線巴倫變壓器可獲得更好的平衡，降低 A/D 失真。
• 放大器電路：高速差分放大器可用于驅(qū)動(dòng)模擬輸入，輸出通過交流耦合到 A/D，以優(yōu)化放大器輸出共模電壓，減少失真。在非常高的頻率下，RF 增益塊可能比差分放大器具有更低的失真。

4.4 編碼輸入

編碼輸入的信號質(zhì)量對 A/D 噪聲性能有很大影響，應(yīng)將其視為模擬信號，避免在電路板上與數(shù)字走線相鄰。有差分編碼模式和單端編碼模式兩種操作模式，差分編碼模式適用于正弦、PECL 或 LVDS 編碼輸入，單端編碼模式適用于 CMOS 編碼輸入。

4.5 時(shí)鐘占空比穩(wěn)定器

為保證良好的性能，編碼信號的占空比應(yīng)為 50%（±5%）?？蛇x的時(shí)鐘占空比穩(wěn)定器電路可使編碼占空比在 30% - 70% 范圍內(nèi)變化，并保持內(nèi)部占空比為 50%。但在低于 5Msps 的情況下，不建議使用該穩(wěn)定器。

4.6 數(shù)字輸出

• 數(shù)字輸出模式：有全速率 CMOS、雙數(shù)據(jù)速率 CMOS 和雙數(shù)據(jù)速率 LVDS 三種模式，可通過模式控制寄存器或 SCK 進(jìn)行設(shè)置。
• 可編程 LVDS 輸出電流：在 LVDS 模式下，默認(rèn)輸出驅(qū)動(dòng)電流為 3.5mA，可通過串行編程模式控制寄存器 A3 進(jìn)行調(diào)整。
• 可選 LVDS 驅(qū)動(dòng)內(nèi)部終端：可通過串行編程模式控制寄存器 A3 啟用內(nèi)部 100Ω 終端電阻，以吸收接收器處不完善終端引起的反射。
• 溢出位：溢出輸出位（OF）在模擬輸入超出或低于范圍時(shí)輸出邏輯高電平，與數(shù)據(jù)位具有相同的流水線延遲。
• 輸出時(shí)鐘相移：可通過串行編程模式控制寄存器 A2 對 CLKOUT + /CLKOUT - 信號進(jìn)行相移，以滿足數(shù)據(jù)鎖存的建立和保持時(shí)間要求。
• 數(shù)字輸出隨機(jī)化：通過對數(shù)字輸出進(jìn)行隨機(jī)化處理，可減少 ADC 數(shù)字輸出的干擾。
• 交替位極性：啟用交替位極性模式可減少電路板上的數(shù)字反饋，降低數(shù)字噪聲。
• 數(shù)字輸出測試模式：可通過串行編程模式控制寄存器 A4 啟用多種測試模式，用于對 A/D 數(shù)字接口進(jìn)行在線測試。
• 輸出禁用：可通過串行編程模式控制寄存器 A3 禁用數(shù)字輸出。
• 睡眠和休眠模式：可將 A/D 置于睡眠或休眠模式以節(jié)省功耗，睡眠模式下整個(gè) A/D 轉(zhuǎn)換器斷電，休眠模式下 A/D 核心斷電但內(nèi)部參考電路保持活躍。

5. 編程模式

5.1 并行編程模式

將 PAR/SER 引腳連接到 (V_{DD}) 可使用并行編程模式，CS、SCK 和 SDI 引腳作為二進(jìn)制邏輯輸入，設(shè)置特定的操作模式。

5.2 串行編程模式

將 PAR/SER 引腳接地可使用串行編程模式，CS、SCK、SDI 和 SDO 引腳構(gòu)成串行接口，用于編程 A/D 模式控制寄存器。數(shù)據(jù)通過 16 位串行字寫入寄存器，也可從寄存器讀回?cái)?shù)據(jù)進(jìn)行驗(yàn)證。

6. 接地與旁路

為保證 ADC 的性能，需要使用具有干凈、完整接地平面的印刷電路板，推薦使用具有內(nèi)部接地平面的多層板。在 (V{DD})、(OV{DD})、(V{CM})、(V{REF})、REFH 和 REFL 引腳處應(yīng)使用高質(zhì)量陶瓷旁路電容，并盡可能靠近引腳放置。

7. 熱傳遞

ADC 產(chǎn)生的大部分熱量通過底部暴露焊盤和封裝引腳傳遞到印刷電路板上，為保證良好的電氣和熱性能，暴露焊盤必須焊接到電路板上的大接地焊盤上。

8. 典型應(yīng)用與相關(guān)部件

文檔中給出了 LTC2258 的典型應(yīng)用原理圖和電路板布局圖，同時(shí)列出了一系列相關(guān)部件，如高速差分運(yùn)算放大器、低噪聲低失真放大器、其他 ADC 等，方便工程師進(jìn)行系統(tǒng)設(shè)計(jì)和選型。

LTC2257-12/LTC2256-12/LTC2258-12 這三款 ADC 在性能、功能和功耗方面都有著出色的表現(xiàn)，適用于通信、蜂窩基站、軟件定義無線電、便攜式醫(yī)療成像、多通道數(shù)據(jù)采集和無損檢測等多種應(yīng)用場景。作為電子工程師，在設(shè)計(jì)中合理選擇和使用這些 ADC，能夠?yàn)橄到y(tǒng)帶來更高的性能和可靠性。大家在實(shí)際應(yīng)用中遇到過哪些關(guān)于 ADC 的問題呢？歡迎在評論區(qū)交流分享。