探索MAX11638/MAX11639/MAX11642/MAX11643:8位、16/8通道、300ksps ADCs的卓越性能
在電子設(shè)計領(lǐng)域,模擬 - 數(shù)字轉(zhuǎn)換器(ADC)是連接現(xiàn)實世界模擬信號與數(shù)字系統(tǒng)的關(guān)鍵橋梁。今天,我們將深入探討Maxim推出的MAX11638/MAX11639/MAX11642/MAX11643系列8位、16/8通道、300ksps ADCs,了解它們的特性、應(yīng)用以及如何在實際設(shè)計中發(fā)揮優(yōu)勢。
文件下載:MAX11642.pdf
一、產(chǎn)品概述
MAX11638/MAX11639/MAX11642/MAX11643是具有內(nèi)部參考的串行8位ADC,具備片上FIFO、掃描模式、內(nèi)部時鐘模式、內(nèi)部平均和AutoShutdown?等特性。該系列ADC的最大采樣率可達(dá)300ksps(使用外部時鐘),其中MAX11642/MAX11643擁有16個輸入通道,而MAX11638/MAX11639則有8個輸入通道。它們可在+3V或+5V電源下工作,并配備10MHz SPI - /QSPI? - /MICROWIRE?兼容的串行端口。
1. 封裝形式
- MAX11638/MAX11639采用16引腳QSOP封裝。
- MAX11642/MAX11643采用24引腳QSOP封裝。
2. 工作溫度范圍
所有四款器件均在-40°C至+85°C的擴(kuò)展溫度范圍內(nèi)工作。
二、應(yīng)用領(lǐng)域
這些ADC適用于多種應(yīng)用場景,包括但不限于:
- 系統(tǒng)監(jiān)控:實時監(jiān)測系統(tǒng)中的各種模擬信號,確保系統(tǒng)穩(wěn)定運行。
- 數(shù)據(jù)采集系統(tǒng):高效采集各種模擬數(shù)據(jù),為后續(xù)分析提供準(zhǔn)確的數(shù)據(jù)支持。
- 工業(yè)控制系統(tǒng):在工業(yè)自動化中,精確轉(zhuǎn)換模擬信號,實現(xiàn)對工業(yè)過程的精確控制。
- 患者監(jiān)測:在醫(yī)療設(shè)備中,對患者的生理信號進(jìn)行準(zhǔn)確采集和處理。
- 數(shù)據(jù)記錄:記錄各種模擬信號的變化,為后續(xù)數(shù)據(jù)分析提供依據(jù)。
- 儀器儀表:用于各種儀器的信號轉(zhuǎn)換和處理,提高儀器的精度和可靠性。
三、產(chǎn)品特性
1. 模擬多路復(fù)用器與跟蹤保持(T/H)
- MAX11642/MAX11643具有16個通道。
- MAX11638/MAX11639具有8個通道。
2. 單電源供電
- MAX11639/MAX11643的供電范圍為2.7V至3.6V。
- MAX11638/MAX11642的供電范圍為4.75V至5.25V。
3. 內(nèi)部參考
- MAX11639/MAX11643的內(nèi)部參考電壓為2.5V。
- MAX11638/MAX11642的內(nèi)部參考電壓為4.096V。 同時,也支持1V至VDD的外部參考電壓。
4. 16項先進(jìn)先出(FIFO)
FIFO緩沖器可容納多達(dá)16個ADC結(jié)果,允許ADC處理多個內(nèi)部時鐘轉(zhuǎn)換,而無需占用串行總線。
5. 掃描模式、內(nèi)部平均和內(nèi)部時鐘
支持多種工作模式,可根據(jù)實際需求靈活配置。
6. 高精度
精度方面表現(xiàn)出色,具有±1 LSB的積分非線性(INL)和±1 LSB的微分非線性(DNL),且在整個溫度范圍內(nèi)無丟失碼。
7. 高速接口
具備10MHz的3線SPI - /QSPI - /MICROWIRE兼容接口,實現(xiàn)高速數(shù)據(jù)傳輸。
8. 小型封裝
采用小型的QSOP封裝,節(jié)省電路板空間。
四、電氣特性
1. 直流精度
- 分辨率:8位。
- 積分非線性(INL):±0.5 LSB。
- 微分非線性(DNL):±0.5 LSB,無丟失碼。
- 偏移誤差:±0.5至±1 LSB。
- 增益誤差:±0.5至±1 LSB。
- 偏移誤差溫度系數(shù):±2 ppm/°C FSR。
- 增益溫度系數(shù):±0.8 ppm/°C。
- 通道間偏移匹配:±0.1 LSB。
2. 動態(tài)特性
- 信噪失真比(SINAD):49 dB。
- 總諧波失真(THD):-70 dBc(高達(dá)5次諧波)。
- 無雜散動態(tài)范圍(SFDR):-72 dBc。
- 互調(diào)失真(IMD):-67 dBc(fIN1 = 29.9kHz,fIN2 = 30.1kHz)。
- 滿功率帶寬:1 MHz。
- 全線性帶寬:100 kHz。
3. 轉(zhuǎn)換速率
- 上電時間:外部參考時為0.8 s,內(nèi)部參考時為65 s。
- 采集時間:0.6 μs。
- 轉(zhuǎn)換時間:內(nèi)部時鐘時為3.5 μs,外部時鐘時為2.7 μs。
- 外部時鐘頻率:0.1至4.8 MHz。
4. 模擬輸入
5. 內(nèi)部參考
- 參考輸出電壓:MAX11638/MAX11642為4.024至4.168 V,MAX11639/MAX11643為2.48至2.52 V。
- 參考溫度系數(shù):MAX11638/MAX11642為±20 ppm/°C,MAX11639/MAX11643為+30 ppm/°C。
- 輸出電阻:6.5 kΩ。
- 參考輸出噪聲:200 μVRMS。
- 參考電源抑制比(PSRR):-70 dB。
6. 外部參考
- 參考輸入電壓范圍:1.0至Vpp + 50mV。
- 參考輸入電流:40至100 μA。
7. 數(shù)字輸入輸出
- 數(shù)字輸入:不同型號的輸入電壓低(VIL)和高(VIH)有所不同,輸入滯后為200 mV,輸入泄漏電流為±0.01至±1.0 μA,輸入電容為15 pF。
- 數(shù)字輸出:輸出電壓低(VOL)在不同負(fù)載電流下有所不同,輸出電壓高(VOH)為VDD - 0.5 V,三態(tài)泄漏電流為±0.05至±1 μA,三態(tài)輸出電容為15 pF。
8. 電源要求
- 電源電壓:MAX11638/MAX11642為4.75至5.25 V,MAX11639/MAX11643為2.7至3.6 V。
- 電源電流:不同工作模式和采樣率下的電源電流有所不同,關(guān)機電流為0.2至5 μA。
- 電源抑制比(PSR):±0.2至±1.4 mV。
五、引腳描述
| MAX11638 MAX11639 (8 CHANNELS) | MAX11642 MAX11643 (16 CHANNELS) | NAME | FUNCTION |
|---|---|---|---|
| 1–7 | - | AIN0–AIN6 | 模擬輸入 |
| - | 1–15 | AIN0–AIN14 | 模擬輸入 |
| 8 | - | CNVST /AIN7 | 低電平有效轉(zhuǎn)換啟動輸入/模擬輸入7 |
| - | 16 | CNVST /AIN15 | 低電平有效轉(zhuǎn)換啟動輸入/模擬輸入15 |
| 9 | 17 | REF | 參考輸入,需用0.1μF電容旁路至GND |
| 10 | 18 | GND | 接地 |
| 11 | 19 | VDD | 電源輸入,需用0.1μF電容旁路至GND |
| 12 | 20 | CS | 低電平有效片選輸入 |
| 13 | 21 | SCLK | 串行時鐘輸入 |
| 14 | 22 | DIN | 串行數(shù)據(jù)輸入 |
| 15 | 23 | DOUT | 串行數(shù)據(jù)輸出 |
| 16 | 24 | EOC | 轉(zhuǎn)換結(jié)束輸出 |
六、工作原理
1. 轉(zhuǎn)換器操作
采用逐次逼近寄存器(SAR)轉(zhuǎn)換技術(shù)和片上T/H模塊,將電壓信號轉(zhuǎn)換為8位數(shù)字結(jié)果,支持單端信號范圍。
2. 輸入帶寬
輸入跟蹤電路具有1MHz的小信號帶寬,可使用欠采樣技術(shù)數(shù)字化高速瞬態(tài)事件和測量帶寬超過ADC采樣率的周期性信號。但需要對輸入信號進(jìn)行抗混疊預(yù)濾波,以避免高頻信號混疊到感興趣的頻帶中。
3. 模擬輸入保護(hù)
內(nèi)部ESD保護(hù)二極管將所有引腳鉗位到VDD和GND,允許輸入在(VGND - 0.3V)至(VDD + 0.3V)范圍內(nèi)擺動而不損壞。但為了在滿量程附近進(jìn)行準(zhǔn)確轉(zhuǎn)換,輸入不得超過VDD 50mV或低于GND 50mV。如果非通道模擬輸入電壓超過電源,需將輸入電流限制在2mA。
4. 3線串行接口
與SPI/QSPI和MICROWIRE設(shè)備兼容,支持SPI/QSPI的主模式。SCLK頻率可選擇10MHz或更低,并設(shè)置時鐘極性(CPOL)和相位(CPHA)。該系列ADC可在SCLK空閑高或低的情況下工作,即CPOL = CPHA = 0或CPOL = CPHA = 1。通過設(shè)置CS低電平,在SCLK的上升沿鎖存DIN的輸入數(shù)據(jù),DOUT的輸出數(shù)據(jù)在SCLK的下降沿更新,結(jié)果以二進(jìn)制格式輸出。
5. 單端輸入
可通過寫入設(shè)置寄存器來配置單端模擬輸入轉(zhuǎn)換模式,單端轉(zhuǎn)換內(nèi)部參考GND。
6. 真差分模擬輸入T/H
在跟蹤模式下,正輸入電容連接到AIN0 - AIN15,負(fù)輸入電容連接到GND。使用時鐘模式01進(jìn)行外部T/H定時,T/H進(jìn)入保持模式后,轉(zhuǎn)換采樣的正、負(fù)輸入電壓之差。采集時間tACQ由輸入電容充電速度決定,計算公式為: [t{ACQ}=9 timesleft(RS{S}+R{IN}right) × 24 pF+t{P W R}] 其中(R_{IN}=1.5 k Omega),RS是輸入信號的源阻抗,(tPWR =1 mu s)。當(dāng)轉(zhuǎn)換為內(nèi)部定時時,tACQ從不小于1.4μs,源阻抗低于300Ω不會顯著影響ADC的AC性能。對于高阻抗源,可以通過延長tACQ或在正、負(fù)模擬輸入之間放置1μF電容來解決。
7. 內(nèi)部FIFO
包含一個可容納多達(dá)16個ADC結(jié)果的FIFO緩沖器,允許ADC處理多個內(nèi)部時鐘轉(zhuǎn)換,而無需占用串行總線。如果FIFO已滿且在未讀取FIFO的情況下請求進(jìn)一步轉(zhuǎn)換,最舊的ADC結(jié)果將被新結(jié)果覆蓋。
8. 內(nèi)部時鐘
基于內(nèi)部振蕩器工作,該振蕩器在4.4MHz標(biāo)稱時鐘速率的10%范圍內(nèi)準(zhǔn)確。內(nèi)部振蕩器在時鐘模式00、01和10中處于活動狀態(tài),可在高達(dá)10MHz的時鐘速度下讀取數(shù)據(jù)。
七、應(yīng)用信息
1. 寄存器描述
通過SPI - /QSPI兼容的串行接口在內(nèi)部寄存器和外部電路之間進(jìn)行通信,包括轉(zhuǎn)換寄存器、設(shè)置寄存器、平均寄存器和復(fù)位寄存器。
- 轉(zhuǎn)換寄存器:用于選擇每次掃描的活動模擬輸入通道和掃描模式。
- 設(shè)置寄存器:用于配置時鐘、參考和掉電模式。
- 平均寄存器:用于配置ADC對每個請求結(jié)果最多平均32個樣本,并獨立控制單通道掃描請求的結(jié)果數(shù)量。
- 復(fù)位寄存器:用于清除FIFO或?qū)⑺屑拇嫫髦刂脼槟J(rèn)狀態(tài)。
2. 轉(zhuǎn)換時間計算
轉(zhuǎn)換時間取決于多個因素,包括每個樣本的轉(zhuǎn)換時間、每個結(jié)果的樣本數(shù)、每次掃描的結(jié)果數(shù)以及是否使用外部參考。不同時鐘模式下,轉(zhuǎn)換時間的計算方法有所不同。
3. 不同時鐘模式下的轉(zhuǎn)換操作
- 時鐘模式00:通過CNVST啟動喚醒、采集、轉(zhuǎn)換和關(guān)機序列,使用內(nèi)部振蕩器自動執(zhí)行。結(jié)果添加到內(nèi)部FIFO中,待后續(xù)讀取。
- 時鐘模式01:使用CNVST一次請求一個轉(zhuǎn)換,使用內(nèi)部振蕩器自動執(zhí)行。設(shè)置CNVST低電平開始采集,高電平開始轉(zhuǎn)換。如果啟用平均功能,需要執(zhí)行多個CNVST脈沖才能將結(jié)果寫入FIFO。
- 時鐘模式10:通過向轉(zhuǎn)換寄存器寫入輸入數(shù)據(jù)字節(jié)啟動喚醒、采集、轉(zhuǎn)換和關(guān)機序列,使用內(nèi)部振蕩器自動執(zhí)行。這是上電后的默認(rèn)時鐘模式。
- 時鐘模式11:通過向轉(zhuǎn)換寄存器寫入數(shù)據(jù)啟動采集和轉(zhuǎn)換,使用SCLK作為轉(zhuǎn)換時鐘,一次執(zhí)行一個轉(zhuǎn)換。掃描和平均功能禁用,轉(zhuǎn)換結(jié)果在轉(zhuǎn)換期間可在DOUT獲取。
4. 部分讀取和部分寫入
如果FIFO中的條目第一個字節(jié)部分讀取,第二個字節(jié)將包含接下來的8位;如果第一個字節(jié)完全讀取,但第二個字節(jié)部分讀取,該條目的其余部分將丟失。內(nèi)部寄存器通過SPI部分寫入時,從MSB開始到部分寫入停止的位置包含新值,未寫入部分包含先前寫入的值。
5. 傳輸函數(shù)
單端輸入的單極性傳輸函數(shù)中,代碼轉(zhuǎn)換發(fā)生在連續(xù)整數(shù)LSB值的中間,輸出編碼為二進(jìn)制,1 LSB = VREF/256。
八、布局、接地和旁路
為了獲得最佳性能,建議使用PCB,避免使用繞線板。電路板布局應(yīng)確保數(shù)字和模擬信號線相互分離,避免模擬和數(shù)字(尤其是時鐘)信號相互平行或數(shù)字線穿過封裝下方。VDD電源中的高頻噪聲會影響性能,因此需要在VDD引腳附近使用0.1μF電容將VDD電源旁路至GND,并盡量減小電容引線長度以獲得最佳電源噪聲抑制效果。如果電源噪聲很大,可以在電源中串聯(lián)一個10Ω電阻以改善電源濾波。
九、總結(jié)
MAX11638/MAX11639/MAX11642/MAX11643系列ADC以其豐富的特性、高精度和良好的性能,為電子工程師在系統(tǒng)監(jiān)控、數(shù)據(jù)采集、工業(yè)控制等多個領(lǐng)域的設(shè)計提供了有力的支持。在實際應(yīng)用中,我們需要根據(jù)具體需求合理選擇型號和配置工作模式,同時注意電路板布局和電源處理,以充分發(fā)揮這些ADC的優(yōu)勢。大家在使用這些ADC的過程中,有沒有遇到過什么有趣的問題或者獨特的應(yīng)用案例呢?歡迎在評論區(qū)分享交流。
-
adc
+關(guān)注
關(guān)注
100文章
7755瀏覽量
556622 -
電子設(shè)計
+關(guān)注
關(guān)注
42文章
2213瀏覽量
49898
發(fā)布評論請先 登錄
探索MAX11638/MAX11639/MAX11642/MAX11643:8位、16/8通道、300ksps ADCs的卓越性能
評論