知識卡片一：【FPGA 基礎(chǔ)篇】開啟硬件編程之門

FPGA 的本質(zhì)： FPGA（現(xiàn)場可編程門陣列）并非在運(yùn)行軟件程序，而是在構(gòu)建電路本身。用戶可以通過 Verilog/VHDL 等硬件描述語言，在芯片出廠后隨時重新配置其內(nèi)部邏輯。

FPGA 的優(yōu)勢： FPGA 最主要的優(yōu)勢在于可重構(gòu)和低延遲。與 CPU 的順序執(zhí)行不同，F(xiàn)PGA 是真正的硬件級并行架構(gòu)，實(shí)現(xiàn)納秒級響應(yīng)和確定性的時延表現(xiàn)。

FPGA 基本結(jié)構(gòu)： FPGA 由 CLB 邏輯單元（包含 LUT 查找表與觸發(fā)器）、可編程互連布線、I/O 及配置存儲組成。

FPGA 核心資源：

CLB（邏輯單元）： 由 LUT（查找表）和觸發(fā)器組成，是實(shí)現(xiàn)復(fù)雜邏輯的基礎(chǔ)。

硬核資源： 包含用于高速緩存的 Block RAM、進(jìn)行高性能運(yùn)算的 DSP 單元、以及管理時鐘的 PLL/MMCM、高速 Serdes 串行解串器。

*硬核資源的存在，使現(xiàn)代 FPGA 從"可編程邏輯"轉(zhuǎn)變?yōu)?可重構(gòu)計算平臺"

SoC FPGA:

SoC FPGA 指 FPGA+ARM 處理器 的軟硬件協(xié)同架構(gòu)。ARM 處理器運(yùn)行Linux/RTOS，負(fù)責(zé)管理控制、協(xié)議棧、用戶界面，F(xiàn)PGA 負(fù)責(zé)高速數(shù)據(jù)處理，實(shí)現(xiàn)硬件加速、實(shí)時控制。SoC FPGA在嵌入式系統(tǒng)中非常常見，是FPGA發(fā)展的重要里程碑。

當(dāng)前 FPGA 技術(shù)趨勢

當(dāng)前高端 FPGA 配備超高速接口(SerDes/光收發(fā)器等)、HBM存儲、AI加速功能，已廣泛應(yīng)用于數(shù)據(jù)中心和 AI 推理，其角色發(fā)生了根本性轉(zhuǎn)變。

FPGA 國內(nèi)外廠商

國外巨頭： AMD Xilinx（行業(yè)開創(chuàng)者，生態(tài)最完善）；Intel FPGA（原 Altera，深度整合數(shù)據(jù)中心生態(tài)）；Lattice（低功耗專家）及 Microchip（航天級領(lǐng)導(dǎo)者）

國產(chǎn)力量： 紫光同創(chuàng)（Titan 系列）、安路科技（Phoenix 系列）、高云、復(fù)旦微等

國產(chǎn)特點(diǎn)： 政策驅(qū)動國產(chǎn)化替代，具備顯著的價格競爭力（低 30%-50%）及本地化中文支持

AMD 產(chǎn)品系列：

純邏輯板卡

Artix-7：低成本，低功耗

Kintex-7：性價比最優(yōu)

Virtex-7：高端旗艦

Kintex ultrascale

Kintex ultrascale+

Virtex ultrascale+

Zynq 系列(SoC FPGA)

Zynq-7000(雙核ARM Cortex-A9)

Zynq UltraScale+(四核A53+雙核R5)

Zynq RFSoC(集成RF數(shù)據(jù)轉(zhuǎn)換器)

AMD 開發(fā)工具：

Vivado： 負(fù)責(zé)硬件綜合、布局布線及調(diào)試的專業(yè)級 IDE

Vitis： 統(tǒng)一的軟件開發(fā)平臺，支持更高級別的軟件編程與 AI 推理加速

IP Integrator： 通過圖形化界面快速集成官方與第三方 IP 核

FPGA 典型應(yīng)用：

通信/工業(yè)/醫(yī)療

雷達(dá)與航空航天

AI 加速/數(shù)據(jù)中心

FPGA 開發(fā)"五步走"：

功能設(shè)計 → HDL 編碼 → 仿真驗(yàn)證→ 綜合與實(shí)現(xiàn) → 下載配置

SoC FPGA:

SoC FPGA 指 FPGA+ARM 處理器 的軟硬件協(xié)同架構(gòu)。ARM 處理器運(yùn)行Linux/RTOS，負(fù)責(zé)管理控制、協(xié)議棧、用戶界面，F(xiàn)PGA 負(fù)責(zé)高速數(shù)據(jù)處理，實(shí)現(xiàn)硬件加速、實(shí)時控制。SoC FPGA在嵌入式系統(tǒng)中非常常見，是FPGA發(fā)展的重要里程碑。

當(dāng)前 FPGA 技術(shù)趨勢

當(dāng)前高端 FPGA 配備超高速接口(SerDes/光收發(fā)器等)、HBM存儲、AI加速功能，已廣泛應(yīng)用于數(shù)據(jù)中心和 AI 推理，其角色發(fā)生了根本性轉(zhuǎn)變。

知識卡片二：【ZYNQ 架構(gòu)篇】雙劍合璧的異構(gòu)計算

什么是 Zynq： 它將 PS（處理系統(tǒng)，通常是 ARM 處理器）與 PL（可編程邏輯，即 FPGA 部分）集成在單顆芯片上

ZYNQ 7000： 搭載雙核 ARM Cortex-A9

ZYNQ UltraScale+ MPSoC： 升級為多處理器架構(gòu)，擁有負(fù)責(zé)應(yīng)用的 APU（四核 A53）、負(fù)責(zé)實(shí)時控制的 RPU（雙核 R5F）以及 GPU 和視頻編解碼單元

ABMA總線： ZYNQ內(nèi)部通信采用的是ABMA 總線架構(gòu)，這是 ARM 定義的一套標(biāo)準(zhǔn)總線協(xié)議。支持多個Master(主設(shè)備)和多個Slave(從設(shè)備)，支持并行訪問。

電源域(Power Domain)：Zynq MPSoC被劃分為電源域：

LPD(低功耗域)

FPD(高性能域)

PL(FPGA邏輯)

BPD(電池域)

*不同模塊可以獨(dú)立供電/關(guān)閉，更加節(jié)能，可靠性更高，支持不同運(yùn)行模式

PS時鐘系統(tǒng)： Zynq 內(nèi)部有多個 PLL

LPD相關(guān):

IOPLL→ 外設(shè)（UART / SPI）

RPLL → RPU

FPD相關(guān):

APLL → APU（CPU）

DPLL → DDR

VPLL → 視頻接口

*不同模塊有獨(dú)立時鐘，可以獨(dú)立調(diào)頻，優(yōu)化性能/功耗

PS-PL交互：

PL 訪問 PS: S_AXI_HP0_FPD
*常用于圖像處理/數(shù)據(jù)采集/AI加速

PS 訪問 PL: M_AXI_HPMx_FPD
*常用于控制寄存器/配置IP

低功耗路徑

S_AXI_LPD

M_AXI_HPM0_LPD

更多細(xì)節(jié)歡迎關(guān)注我們黑金云課堂全年免費(fèi)直播課，我們將在每周二、三、四，同步推進(jìn) Verilog開發(fā)、Vitis開發(fā)、Linux開發(fā) 三大系列，帶你從零開始，穩(wěn)扎穩(wěn)打掌握 FPGA 開發(fā)全流程！

審核編輯 黃宇