深入解析AD7323：高性能4通道12位ADC的特性、原理與應用

在電子工程師的日常工作中，模擬 - 數(shù)字轉(zhuǎn)換器（ADC）是極為關鍵的器件，它是連接模擬世界和數(shù)字系統(tǒng)的橋梁。今天我們要詳細探討的是一款高性能的ADC——AD7323，它在眾多應用場景中都能展現(xiàn)出卓越的性能。

文件下載：AD7323.pdf

一、AD7323概述

AD7323是一款采用iCMOS?（工業(yè)CMOS）工藝設計的4通道、12位加符號逐次逼近型模擬 - 數(shù)字轉(zhuǎn)換器。iCMOS工藝融合了高電壓硅、亞微米CMOS和互補雙極技術，使得AD7323具備了諸多出色的特性。

（一）關鍵特性

1. 輸入范圍靈活：能夠接受真正的雙極性模擬輸入信號，支持 ±10 V、±5 V、±2.5 V的雙極性輸入范圍，以及0 V至 +10 V的單極性信號。每個模擬輸入通道都可以通過軟件獨立編程，選擇這四種輸入范圍之一。
2. 輸入配置多樣：四個模擬輸入通道可以配置為四種單端輸入、兩對真正的差分輸入、兩個偽差分輸入或三個偽差分輸入。
3. 高速接口：擁有高達500 kSPS的高速串行接口，并且與SPI - /QSPI? - /DSP - /MICROWIRE? 兼容。
4. 低功耗設計：在最大吞吐量為500 kSPS時，功耗僅為18 mW，有效降低了系統(tǒng)的能耗。
5. 通道序列器：具備通道序列器功能，方便對多個通道進行自動循環(huán)轉(zhuǎn)換。

（二）性能參數(shù)對比

與其他類似器件相比，AD7323在吞吐量、通道數(shù)等方面有其獨特的定位。例如，AD7329和AD7328的吞吐量為1000 kSPS，但通道數(shù)為8；而AD7323的吞吐量為500 kSPS，通道數(shù)為4。在實際應用中，我們需要根據(jù)具體需求來選擇合適的器件。

二、工作原理

（一）電路結(jié)構(gòu)與電源要求

AD7323需要VDD和VSS雙電源來為高電壓模擬輸入結(jié)構(gòu)供電，這兩個電源必須等于或大于所選的最大模擬輸入范圍。同時，它還需要一個2.7 V至5.25 V的低電壓VCC電源來為ADC核心供電。不同的模擬輸入范圍對電源的要求也有所不同，具體可參考文檔中的表格。

（二）轉(zhuǎn)換操作

AD7323是一個基于兩個電容式DAC的逐次逼近型ADC。在轉(zhuǎn)換過程中，它通過控制邏輯和電荷重新分配DAC來調(diào)整電容式DAC上的電荷量，使比較器達到平衡狀態(tài)，從而完成轉(zhuǎn)換。轉(zhuǎn)換分為采集和轉(zhuǎn)換兩個階段，在單端和差分模式下的工作原理有所不同。在單端模式下，采樣電容陣列在采集階段獲取輸入信號，轉(zhuǎn)換階段通過調(diào)整電荷使比較器重新平衡；在差分模式下，需要注意輸入源的輸出阻抗匹配，以避免誤差。

（三）輸出編碼與傳輸函數(shù)

AD7323的默認輸出編碼為二進制補碼，但可以通過控制寄存器中的編碼位進行修改。不同的輸入范圍對應不同的LSB（最低有效位）大小，這決定了轉(zhuǎn)換的分辨率。當選擇二進制補碼或直二進制編碼時，AD7323具有不同的理想傳輸特性。

（四）模擬輸入結(jié)構(gòu)

AD7323的模擬輸入可以配置為單端、真正差分或偽差分模式。在單端模式下，每個模擬輸入可以獨立編程選擇輸入范圍；在真正差分模式下，差分信號具有更好的抗噪聲能力和更低的失真性能；偽差分輸入則可以分離模擬輸入信號的接地與ADC的接地，消除直流共模電壓。

（五）跟蹤與保持部分

AD7323的模擬輸入跟蹤 - 保持部分允許ADC將全幅度輸入正弦波準確轉(zhuǎn)換為13位精度。輸入帶寬大于ADC的奈奎斯特速率，能夠處理高達22 MHz的頻率。跟蹤 - 保持在(14^{th}) SCLK上升沿進入跟蹤模式，獲取輸入信號所需的時間取決于采樣電容的充電速度。隨著VDD和VSS電源電壓的降低，輸入多路復用器的導通電阻會增加，因此需要增加獲取時間并降低整體吞吐量。

三、寄存器配置

AD7323有三個可編程寄存器：控制寄存器、序列寄存器和范圍寄存器，這些寄存器都是只寫寄存器。

（一）寄存器尋址

串行傳輸由16個SCLK周期組成，DIN線上的前三位用于解碼確定要尋址的寄存器。通過不同的位組合，可以選擇控制寄存器、序列寄存器或范圍寄存器。

（二）控制寄存器

控制寄存器用于選擇模擬輸入通道、輸入配置、參考源、編碼方式和功率模式。通過設置不同的位，可以實現(xiàn)多種功能，如選擇輸入通道、配置輸入模式、啟用或禁用內(nèi)部參考等。

（三）序列寄存器

序列寄存器是一個4位的只寫寄存器，用于選擇要包含在序列中的模擬輸入通道。通過設置相應的位，可以指定哪些通道將按順序進行轉(zhuǎn)換。

（四）范圍寄存器

范圍寄存器是一個8位的只寫寄存器，用于為每個模擬輸入通道選擇一個模擬輸入范圍。通過設置不同的位組合，可以選擇 ±10 V、±5 V、±2.5 V或0 V至 +10 V的輸入范圍。

（五）序列器操作

AD7323可以通過序列寄存器和控制寄存器中的Seq1和Seq2位配置為自動循環(huán)轉(zhuǎn)換選定的通道?？梢赃x擇特定的通道序列進行轉(zhuǎn)換，也可以配置為連續(xù)轉(zhuǎn)換從通道0到指定最終通道的序列。在操作過程中，如果需要更改范圍寄存器，需要先停止序列轉(zhuǎn)換，修改后再重新啟動。

四、參考源與VDRIVE

（一）參考源

AD7323可以使用內(nèi)部2.5 V參考源或外部參考源。內(nèi)部參考源由2.5 V帶隙參考和參考緩沖器組成，在使用內(nèi)部參考模式時，REFIN/OUT引腳可提供2.5 V參考電壓，需要使用680 nF電容進行去耦。在選擇3 V參考源時，輸入范圍會相應改變，同時需要確保VDD和VSS電源滿足要求。

（二）VDRIVE

VDRIVE功能允許控制串行接口的工作電壓，使AD7323能夠輕松與3 V和5 V處理器接口。例如，當AD7323的VCC為5 V時，VDRIVE引腳可以由3 V電源供電，從而實現(xiàn)大雙極性輸入信號與低電壓數(shù)字處理的結(jié)合。

五、工作模式

（一）正常模式（PM1 = PM0 = 0）

在正常模式下，AD7323的所有內(nèi)部電路都處于完全上電狀態(tài)，適用于需要最快吞吐量的應用。轉(zhuǎn)換在(overline{CS})下降沿啟動，需要16個SCLK周期完成。轉(zhuǎn)換結(jié)束后，(overline{CS})可以保持高電平或低電平，直到下一次轉(zhuǎn)換。

（二）完全關機模式（PM1 = PM0 = 1）

在完全關機模式下，AD7323的所有內(nèi)部電路都被斷電，但寄存器中的信息會被保留。通過設置控制寄存器中的PM1和PM0位為1，可以使器件進入該模式；設置為0則可以退出該模式，但需要等待tPOWER - UP時間，以確保器件完全上電。

（三）自動關機模式（PM1 = 1，PM0 = 0）

選擇自動關機模式后，AD7323會在(15^{th}) SCLK上升沿自動進入關機狀態(tài)，所有內(nèi)部電路斷電，但寄存器信息保留。在(overline{CS})上升沿，器件開始上電，電源啟動時間為500 μs。

（四）自動待機模式（PM1 = 0，PM0 = 1）

在自動待機模式下，部分電路斷電，但片上參考源保持上電狀態(tài)。該模式與自動關機模式類似，但上電速度更快，允許更高的吞吐量。器件在(15^{th}) SCLK上升沿進入待機狀態(tài)，在(overline{CS})上升沿開始上電，上電時間為750 ns。

六、功耗與吞吐量關系

AD7323的功耗隨吞吐量的變化而變化。靜態(tài)功耗非常低，隨著吞吐量的降低，可以實現(xiàn)顯著的功耗節(jié)省。從不同VCC電壓下的功耗與吞吐量關系圖可以看出，降低采樣頻率可以大大降低AD7323的平均功耗。

七、串行接口與微處理器接口

（一）串行接口

AD7323的串行接口通過SCLK引腳提供轉(zhuǎn)換時鐘，并控制轉(zhuǎn)換過程中信息的傳輸。(overline{CS})信號啟動數(shù)據(jù)傳輸和轉(zhuǎn)換過程，轉(zhuǎn)換需要16個SCLK周期完成。數(shù)據(jù)在SCLK下降沿時鐘進入和輸出，DOUT線上的數(shù)據(jù)包括零位、兩個通道標識符位、符號位和12位轉(zhuǎn)換結(jié)果。

（二）微處理器接口

AD7323的串行接口允許它直接連接到各種不同的微處理器。文檔中介紹了與ADSP - 21xx和ADSP - BF53x的接口方法。與ADSP - 21xx接口時，需要對SPORT0控制寄存器進行特定設置；與ADSP - BF53x接口時，需要對SPORT0接收配置1寄存器進行設置。

八、應用提示

（一）布局與接地

在設計印刷電路板時，應將模擬和數(shù)字部分分開布局，使用獨立的接地平面。所有AGND引腳應連接到AGND平面，數(shù)字和模擬接地引腳應僅在一處連接。應避免數(shù)字線路在AD7323下方布線，以減少噪聲耦合。同時，要確保電源和接地平面的良好連接，使用大尺寸的走線，避免數(shù)字和模擬信號交叉。

（二）電源配置

建議在AD7323的VDD和VSS電源信號中串聯(lián)肖特基二極管。在使用非對稱VDD和VSS電源時，需要遵循特定的供應范圍要求。對于0 V至4 × VREF范圍，VSS可以根據(jù)最小供應建議連接到AGND。

九、總結(jié)

AD7323是一款功能強大、性能優(yōu)異的ADC，具有靈活的輸入范圍、多樣的配置選項、低功耗和高速接口等優(yōu)點。通過合理配置寄存器和選擇合適的工作模式，我們可以在不同的應用場景中充分發(fā)揮其優(yōu)勢。在實際設計中，我們還需要注意布局、接地和電源配置等方面的問題，以確保系統(tǒng)的穩(wěn)定性和性能。希望本文對電子工程師們在使用AD7323進行設計時有所幫助，你在實際應用中遇到過哪些與AD7323相關的問題呢？歡迎在評論區(qū)分享。